BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA

FACULTAD DE CIENCIAS DE LA ELECTRÓNICA

Reporte No. 2

Tecnología en los ADC’s

PROCESAMIENTO DE SEÑALES II

Alumno: Torres Arce Juan Manuel

Supervisado por

Agosto 18, 2017

 Facultad de Ciencias de la Electrónica
Lic. En Electrónica
Torres Arce Juan Manuel
Tecnología ADC’s
Otoño 2017
Resumen – En este reporte presentamos La arquitectura Digital IF elimina los
una teoría sobre lo que pasa con la problemas del offset y CC y del ruido de
tecnología en los ADC’s y sus avances. parpadeo en la arquitectura de conversión
directa. De esta manera, se permite el uso
de circuitos de control de ganancia
1.-OBJETIVOS automática (AGC) de pasos discretos que
son ligeramente más lineales que los
1.1 Objetivo general
circuitos AGC con señal de control de
Realizar un reporte sobre lo que está ganancia analógica que se usan a menudo
pasando con los ADC’s y su avance en en receptores de conversión directa. Pero
tecnológico a gran escala se ha detenido. los receptores de conversión tienen un
tiempo de sedimentación largo. También
tienen como beneficio que tanto el
3. DESARROLLO sintetizador de frecuencia como el filtro de
Al leer un par de artículos sobre ADC’s en la selección del canal analógico pueden
página de Springer, uno de los principales simplificarse, ya que la sintonización y el
problemas enfrentados en la tecnología de filtrado de canales pueden realizarse en el
los convertidores de Analógico a Digital, es dominio digital. También elimina los filtros
el ruido, debido a que entre mayor sea el de pasa bajas con constantes de tiempo
valor del convertidor, menor será la división grandes que son difíciles de integrar en los
entre cada punto, uno del otro si tomamos procesos CMOS digitales sin consumir
como referencia una señal discreta, para grandes áreas-muertas.
tener una mejor idea sobre lo que esta 4. CONCLUSIÓN
ocurriendo.
Como sabemos una señal analógica es
Los Pipeline ADC’s con resolución de 10 bits continua en tiempo y en amplitud, como
y de decenas a más de 100MHz, tienen resultado de esto se define, un conjunto
aplicaciones en las cámaras digitales, infinito de valores que no pueden ser
pantallas planas, etc. Para digitalizar la procesados por un sistema digital. Por lo
señal de video analógica entrante se está tanto, primero debe adaptarse para su
empleando una arquitectura denominada IF posterior procesamiento digital, en
digital y en la linealización del amplificador particular una señal analógica debe ser
de potencia. discretizada en tiempo y en amplitud, en
otras palabras, muestreada y 5. BIBLIOGRAFÍA
cuantificados respectivamente.
1. A 52 mW 10 b 210 MS/s Two-Step
Donde la señal digital resultante se ADC for Digital IF Receivers in 130 nm
CMOS
define solo para un conjunto finito de
valores. 2. Device-Level Modeling and
Synthesis of High-Performance
Una de las principales arquitecturas que Pipeline ADCs
se usan para el diseño de ADC’s es la
arquitectura Pipeline, que tiene una 3. Design Methodologies for
ventaja sobre las demás arquitecturas Pipeline ADCs
en cuento a velocidad y potencia.
Un convertidor de Pipeline se compone
de un Sampled y Hold (SH) circuito en la
parte delantera. Que muestrea la señal
de entrada, y una cascada de bloques de
construcción básicos, llamados etapas,
cada etapa realiza una cuantización
gruesa nj-bit especifica de la entrada de
la muestra y genera la diferencia entre
este valor muestreado y el valor
obtenido por codificación.
FOM da una idea de la energía
requerida por paso de conversión, por lo
tanto cuanto menor sea el FOM, mejor
será el rendimiento del convertidor.
Gracias a unas graficas señaladas en un
artículo se pudo observar, que el mejor
rendimiento de FOM es de
aproximadamente 0.5pJ/conv.