Diseño lógico.

Ejercicios 2

Diseño estructural: componentes

1. Realiza f (x,y,z) = x’ y z’ + x y’ z:
(a) Utilizando las puertas diseñadas en el ejercicio 1 de la práctica 1 (1.1).
(b) Utilizando puertas de la librería tecnológica.

2.Diseña, utilizando el circuito 1.6, un circuito que haga el AND de palabras de 16

bits.

3. Diseña, utilizando el circuito 1.8, un circuito que cambie de signo un número de

16 bits en signo y magnitud.

4. Una puerta XOR es un detector de paridad impar de 2 bits. Diseña con 3

puertas XOR un detector de paridad impar de 4 bits ((b0 ⊕ b1) ⊕ (b2 ⊕ b3)).
Utilizando este detector diseña uno para 8 bits.

5. Diseña, con puertas lógicas, un sumador completo de 1 bit:

S=(i0 ⊕ i1) ⊕ ci) y co=(i0 i1) + (i0 ci) + (i1 ci)
A partir de él diseña uno de 8 bits con acarreo serie, y a partir de este diseña
uno de 32 bits.

Diseño lógico EUI - ULPGC Jose Torres