Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Tema11.Tecnologias Digitales
Tema11.Tecnologias Digitales
1
Contenidos
1. Familia CMOS
2. Familia TTL
3. Características de las familias CMOS y TTL
4. Tipos de Entradas y Salidas
5. Otras familias lógicas
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 2
Familias lógicas
• Las puertas lógicas procesan información digital (reciben 0 s y 1 s y generan 0 s y
1 s).
• Los valores lógicos ( 0 y 1 ) se asocian a valores de tensión (0 V y VCC, máxima tensión
(0.8, 1.2, 1.5, 3.3, 5 V).
• La construcción de las puertas lógicas requiere el uso de dispositivos electrónicos, que
sean capaces de procesar las entradas y generar las salidas, manteniendo la
correspondencia entre niveles de tensión y niveles lógicos.
• Estos dispositivos electrónicos se pueden entender como interruptores que permiten la
conexión a masa (GND) o a alimentación (VCC).
VCC
GND
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 3
Familia lógicas
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 4
Familia CMOS
Familia basada en el transistor MOSFET (dispositivo gobernado por tensión).
Corte transversal
n+ n+
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 5
Familia CMOS Drain
Body
Gate
Source
n+ n+
Silicio dopado tipo n
p
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 6
Familia CMOS Drain (drenador)
Source (fuente)
Body
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 7
Familia CMOS Drain
Source
D G S VGS
n+ n+
p e- e- e- e-
Body
GND
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 8
Familia CMOS Drain
Source
VDS
D G S
VGS
n+ n+
p e- e- e- e-
Body
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 9
Familia CMOS Source
Corte transversal
p+ p+
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 10
Familia CMOS Source
VSG S G D
p+ p+
n p+ p+ p+ p+
Body
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 11
Familia CMOS
Transistor tipo n:
La fuente está al mínimo potencial
El substrato está a masa (GND)
La corriente circula de Drenador a Fuente (DàS)
La tensión Puerta-Fuente (GS) es la que genera el canal entre D y S
Transistor tipo p:
La fuente está al máximo potencial
El substrato está a alimentación (VCC)
La corriente circula de Fuente a Drenador (SàD)
La tensión Puerta-Fuente (GS) es la que genera el canal entre S y D
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 12
Familia CMOS
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 13
Familia CMOS
INVERSOR CMOS
VCC
Transistor A
S
E
Transistor B
GND
Casos:
1. E = 1
• A no tiene canal (no conduce)
• B sí tiene canal (sí conduce)
2. E = 0
• A sí tiene canal (sí conduce)
• B no tiene canal (no conduce)
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 14
Familia CMOS
PUERTA NAND CMOS
VCC
A B
1 2
A B 1 2 3 4 S
S
0 0 on on off off 1
A 3
0 1 on off off (on) 1
B 4
1 0 off on (on) off 1
GND
1 1 off off (on) (on) 0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 15
Familia CMOS: Ejercicio
VCC PUERTA ?? CMOS
B
2
A B C 1 2 3 4 5 6 S
A C
1 3 0 0 0
0 0 1
S 0 1 0
0 1 1
A 4 1 0 0
1 0 1
1 1 0
B C
5 6
1 1 1
GND
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 16
Familia TTL
Familia basada en el transistor BJT (dispositivo gobernado por corriente).
C
Emitter
n
B
p Base ic
Collector
n ib
E
ΔV La inyección de corriente en la base
genera un incremento de potencial que
permite el paso de corriente entre el
emisor y el colector.
E B C
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 17
Familia TTL
Para utilizar el transistor bipolar como interruptor es necesario usar dos elementos. El
primero (T1) funciona gobernado por la tensión que pongamos en el emisor (Entrada).
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 18
Familia TTL
Para introducir más entradas se utiliza el transistor multi-emisor
• Si A ó B son un 0 (0 V) el transistor está saturado y en el colector hay un 0
• Si en A y en B hay un 1 (Vcc) el transistor está polarizado en inversa y la corriente
circularía de emisor a colector
A
B T1
A Base común
B
Colector
común
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 19
Familia TTL
Para mejorar la inmunidad al ruido y la rapidez de conmutación, se añade salida en Totem-
ple (dos transistores en la etapa de salida para que uno ponga los 0 s y otro los 1 s)
TTL
VCC
CASOS:
1. A y B = 1 .
T3 • T1 polarizado en inversa
A • T2 saturado
T2 • T4 saturado
B T1 • Salida = 0
S 2. A o B = 0
T4 • T1 saturado
• T2 cortado
• T4 cortado
• T3 saturado
• Salida = 1
GND
PUERTA LÓGICA è NAND
Características de los circuitos
integrados
Entrada Salida
VDD VDD
1
1
VDD- 0.05 V
0.7*VDD
0.3*VDD
0.05 V
0 0
0V 0V
Margen de ruido
CMOS
Características de los circuitos integrados:
Niveles de tensión
Característica CMOS TTL
Tension de alimentación 0,8 – 15 V 5V
VOH VOL VIH VIL VOH VOL VIH VIL
Niveles de tensión VDD ÷ 0V÷ VDD ÷ 0V÷ 5V÷ 0V÷ 5V÷ 0V÷
VDD-0.05 0.05V 0.7* VDD 0.3* VDD 2.4 V 0.4 V 2V 0.8 V
Entrada Salida
5V 5V
1
1
2.4 V
2V
0.8 V
0.4 V
0 0
0V 0V
Margen de ruido
TTL
Características de los circuitos integrados:
Inmunidad al ruido
Característica CMOS TTL
Tension de alimentación 0,8 – 15 V 5V
VOH VOL VIH VIL VOH VOL VIH VIL
Niveles de tensión VDD ÷ 0V÷ VDD ÷ 0V÷ 5V÷ 0V÷ 5V÷ 0V÷
VDD-0.05 0.05V 0.7* VDD 0.3* VDD 2.4 V 0.4 V 2V 0.8 V
Margen
de ruido
2 4 6 8 10 VDD
CMOS
Características de los circuitos integrados:
Velocidad
Característica CMOS TTL
Tension de alimentación 0,8 – 15 V 5V
VOH VOL VIH VIL VOH VOL VIH VIL
Niveles de tensión VDD ÷ 0V÷ VDD ÷ 0V÷ 5V÷ 0V÷ 5V÷ 0V÷
VDD-0.05 0.05V 0.7* VDD 0.3* VDD 2.4 V 0.4 V 2V 0.8 V
74F00 ()
CD400B (NAND 2 entradas)
74AL00 ()
74C00 (NAND 2 entradas)
74ALS00 ()
74HC00 (alta velocidad) 1980 74FACT00 ()
Compatible con TTL
Causas de incompatibilidad
Soluciones:
Entradas
VCC
1. Normal
2. Con resistencia de Pull-up y pull-down
Pull-up
• Fijan el valor por defecto de la entrada cuando no se pone
ningún valor externamente
C
3. Bidireccional S
B
Salidas
E
1. Normal
IO Buffer
2. Triestado
3. Colector abierto
Familias lógicas: Otras familias
lógicas
ECL
AsGA