Está en la página 1de 22

TECSUP - PFR Circuitos Digitales

Unidad III

CIRCUITOS INTEGRADOS (COMBINACIONALES)

1. CIRCUITOS INTEGRADOS (COMBINACIONALES)

Un circuito combinacionales un arreglo de compuertas lógicas cuyas salidas están


determinadas directamente por la combinación de entradas presente, sin ser
influenciadas por el valor de las entradas y/o salidas anteriores.

Figura 1. Circuito Integrado Combinacional

Por estar basadas en compuertas lógicas las entradas y salidas son niveles de
voltaje que representan los estados lógicos ¨1¨ ó ¨0¨. Por definición, las salidas
no influyen en el comportamiento del circuito combinacional porque si lo hace,
entonces el sistema completo es secuencial.

1.1 PROCEDIMIENTO DE DISEÑO

El diseño de sistemas combinacionales comienza con el planteamiento del


problema y termina con la implementación del circuito lógico.

Este procedimiento consiste en los siguientes pasos:

 Se plantea el problema.

 Se determina el número de variables de entrada disponibles y el


número de variables de salida requeridas.

 A cada variable de entrada y de salida se le asigna un símbolo literal.

 Se deduce la tabla de verdad que define la relación requerida entre


entrada y salida.

45
Circuitos Digitales TECSUP - PFR

 Se obtiene la función booleana simplificada para cada salida.

 Se dibuja el circuito lógico.

Los valores binarios para las salidas se determinan al examinar el


enunciado del problema. Una salida puede ser igual a 1 o 0 para cada
combinación de entrada valida. Sin embargo, las especificaciones pueden
indicar que alguna combinación de entrada no ocurrirá, por lo que no
importa el valor que tome la salida (dont¨t care).

Las funciones de salida especificadas en la tabla de verdad dan una


definición exacta del circuito combinacional.

Un método de diseño práctica tendría que considerar las siguientes


restricciones:

 Mínimo número de compuertas.

 Mínimo número de entradas a una compuerta.

 Mínimo tiempo de propagación de señal a través del circuito.

 Mínimo número de interconexiones.

 Limitaciones de la capacidad de suministro de corriente de cada


compuerta.

Puesto que todos estos aspectos no pueden ser satisfechos


simultáneamente y dado que la importancia de cada restricción es dictada
por la ampliación particular, es difícil hacer una afirmación general que
constituya una simplificación aceptable.

Algunos circuitos combinacionales que se analizaran en este capítulo son:

Sumadores, Retadores, Codificadores, Decodificadores, Conversores de


código, Comparadores, Multiplexores, Demultiplexores.

1.2 SUMADORES

Las operaciones aritméticas elementales se pueden realizar con circuitos


combinacionales. La más básica es la suma de dos dígitos binarios.

46
TECSUP - PFR Circuitos Digitales

Las tres primeras operaciones producen una suma cuyo largo es un


digito, pero la última produce una suma de dos dígitos: El bit más
significativo se denomina carry (acarreo).

Un circuito combinacional que realiza la suma de dos dígitos se denomina


half-adder o semi-sumador.

Obteniendo las funciones de conmutación de las salidas podemos escribir:

Y el diagrama lógico:

Figura 2. ½ Sumador

1.3 FULL ADDER (SUMADOR COMPLETO)

La suma de dos dígitos genera un acarreo, el cual debe ser sumado con
los diodos de la etapa posterior. Sin embargo, al sumador anterior no es
capaz de sumar dos dígitos y un acarreo anterior. Por esta razón de debe
diseñar un circuito que sea capaz de superar esta situación. De esta
manera, la tabla de verdad se transforma a:

47
Circuitos Digitales TECSUP - PFR

Tabla 1. Tabla del ½ Sumador

Donde d corresponde al acarreo producido en la etapa anterior.

Calculamos las funciones mínimas mediante los mapas de Karnaugh.

Figura 3. Tablas de Karnaugh - Simplificación

Y el circuito es:

Figura 4. Sumador completo

48
TECSUP - PFR Circuitos Digitales

Un full adder puede ser implementado con dos half adder y una
compuerta OR.

Figura 5. Implementación

1.4 RESTADORES

Para diseñar un restador de dos bits generamos la tabla de verdad de


este.

Tabla 2

Donde s corresponde a la diferencia de los bits y b corresponde al


¨borrow¨ o ¨prestamo¨ que debe pedir a la etapa superior.

El caso de la resta de 0 – 1 (indicado con **) es especial ya que para


realizar la resta es necesario pedir prestado un 1 de la etapa
inmediatamente superior. El 1 periodo suma 210 (102) al bit del
minuendo, con lo que la tabla queda como se indica.

Las funciones booleanas obtenidas de esta tabla son:

49
Circuitos Digitales TECSUP - PFR

Y el circuito lógico es:

Figura 6. ½ Sustractor

1.5 RESTADOR COMPLETO

El restador anterior no corresponde al caso de la resta de dos bits


existiendo un préstamo de la etapa anterior. Para evitar este problema se
construye el retador completo, cuya tabla de verdad es la siguiente.

Tabla 3

Donde d corresponde al préstamo generando en la etapa anterior.

Calculamos las funciones mínimas mediante los mapas de Karnaugh.

Figura 7. Simplificación Sustractor

50
TECSUP - PFR Circuitos Digitales

Y el circuito lógico es:

Figura 8. Sustractor

1.6 CODIFICADORES

Un codificador tiene un determinado numero de entradas, de las cuales


una tiene el estado lógico ACTIVO, y genera un código de N bits, que
depende de cual sea la entrada activa.

Un codificador típico es el decimal de BCD que codifica los dígitos


decimales (0 a 9) a su código binario natural.

Figura 9. Tabla Codificada

No existe la entrada 0 en el codificador 74147 y el cero se produce por un


nivel alto (1) en todas las demás entradas.

51
Circuitos Digitales TECSUP - PFR

Ejemplo: construir un codificador octal a binario natural.

El cuadro siguiente muestra la tabla de verdad del codificador, donde la


entrada activa se indica con 0.

Figura 10. Tabla de verdad

De la tabla se deduce que:

 por lo que la función booleanas es:

De la misma manera, el resto de las funciones booleanas es:

Y el circuito es el siguiente:

Figura 11. Implementación

52
TECSUP - PFR Circuitos Digitales

1.7 DECODIFICADORES

Los decodificadores son circuitos combinacionales que generan los


productos canónicos de una combinación binaria aplicada a sus entradas.

Un decodificador de n a m es un circuito lógico combinacional de m


salidas y n líneas de entrada (tales que m o 2¨). Para cada combinación
de entrada posible una solo una señal de salida esta en nivel lógico
ACTIVO.

Decodificador 2 a 4.

Tabla 4

Figura 12. Implementación codificada

Uno de los decodificadores mas utilizados es el BCD a Decimal o


decodificador decimal que selecciona una de 10 salidas dependiendo de la
combinación de entrada de 4 bits.

Otro decodificador bastante utilizado es el 4 a 16 líneas que se usa como


multiplexor a 4 a 16 con una entrada de datos.

1.7.1. SEÑAL ENABLE O HABILITADORA

Una señal de habilitación es aquella que permite obtener una


salida cuando se desee, esto es, actúa como selectora de
tiempo.

53
Circuitos Digitales TECSUP - PFR

En el decoder 2 a 4, la señal habilitadora (H) se coloca como se


muestra:

Tabla 5

Figura 13. Implementación habilitada

1.7.2. DECODIFICADOR COMO GENERADOR DE FUNCIONES

Un decodificador puede ser utilizado como generador de


funciones agregando a su salida compuertas OR (y NOT si es
necesario).

Ejemplo: Utilizar decodificadores para generar la función.

Para implementar esta función se requiere un decodificador 4 a


16, el que debe conectarse de la forma que muestra la figura
14 siguiente:

54
TECSUP - PFR Circuitos Digitales

Figura 14. Generador de funciones

1.8 CONVERSORES DE CÓDIGO

El tener disponible una gran cantidad de códigos binarios para ser


utilizados en los sistemas digitales, conlleva a tener una traducción entre
ellos, de forma de poder comunicar sistemas de información que trabajan
en distintos códigos binarios. Si es necesario usar la salida de un sistema
que trabaja en un tipo de código binario, como entrada de otro que
trabaja en otro código binario, es indispensable conectar entre ellos un
circuito de conversión.

Un conversor de códigos es entonces, un circuito que hace compatibles


dos sistemas que usan códigos binarios diferentes.

Para convertir desde un código binario A a un código binario B, las


entradas deberán dar la combinación de bits de los elementos específicos
según el código A y las salidas deberán generar las combinaciones
correspondientes al código binario B.

Un circuito combinacional realiza esta transformación por medio de


compuertas lógicas. El procedimiento de diseño será ilustrado mediante la
conversión desde el código binario BCD a un código Exc-3. La
combinación de bits para ambos códigos se muestra en la tabla siguiente:

Tabla 6

55
Circuitos Digitales TECSUP - PFR

Debido a que cada código usa cuatro bits para representar un digito
decimal deberá haber cuatro variables de entrada y cuatro variables de
salida.

Cabe hacer notar que para cuatro variables binarias es posible obtener 16
combianciones de las cuales solo 10 están listadas en la tabla de verdad.

Las seis combinaciones no usadas para las variables de entrada son


combinaciones don´t care.

Usamos los Mapas de karnaugh para obtener las funciones booleanas


mínimas de cada salida. Una vez obtenidas esta se dibujara el circuito
lógico mínimo, según se muestra en la figura 16 siguiente.

Figura 15. Simplificación del conversa de código

56
TECSUP - PFR Circuitos Digitales

Y el circuito lógico.

Figura 16. Implementación conversa de código

1.9 COMPARADORES

Un comparador es un circuito combinacional que compara dos números A


y B y determina su magnitud relativa. El resultado de la comparación este
representado por tres salidas que indican las situaciones que pueden
presentarse entre A y B: A>B, A = B ó A<B.

Los posibles tipos de datos digitales que se puede comparar son Números
binarios, Números decimales representados en un código binario o
cualquier otro conjunto ordenado de elementos de información discretos.

Como ejemplo se diseñara un circuito que compara dos números binarios


de dos bits cada uno. Este debe tener dos entradas por cada número a
comparar.

El circuito deberá tener tres salidas, una por cada posibilidad


comparación. La siguiente tabla de verdad nos muestra las relaciones
entre las entradas y salidas.

57
Circuitos Digitales TECSUP - PFR

Tabla 7

Usando los mapas de Karnaugh se obtienen las funciones booleanas


mínimas, y con ellas el circuito lógico del comparador.

Nótese la simetría de los mapas y de las funciones booleanas.

Figura 17

58
TECSUP - PFR Circuitos Digitales

El circuito comparador es entonces:

Figura 18. Circuito comparador

1.10 MULTIPLEXORES

La multiplexión es una técnica que permite transmitir un gran número de


unidades de información por un pequeño número de canales o líneas de
transmisión.

Un multiplexor digital es un circuito combinacional que selecciona data de


2n entradas y las encamina a una única línea de salida. La selección de
las vías de transferencia Entrada/Salida esta controlada por un conjunto
de líneas de selección.

La figura 19 siguiente muestra un multiplexor de cuatro líneas de entrada


de datos (multiplexor 4 a 1).

59
Circuitos Digitales TECSUP - PFR

Figura 19. Multiplexor

En el dibujo, las cuatro líneas de entrada E0, E1, E2 y E3 son aplicadas a


cuatro compuertas AND cuyas salidas forman las entradas a una única
compuerta OR. Solo una línea de entrada tiene un camino de salida de un
instante particular. Las líneas de selección S0 y S1 determinen cual de las
entradas es la selecciona para tener un camino hacia la salida. Las cuatro
compuertas AND recuerdan un circuito decodificador y realmente
decodifican las dos líneas de selección.

La función booleanas de salida del multiplexor de cuatro entradas


muestra claramente como se realiza la selección.

1.10.1. MULTIPLEXORES CON ENTRADA HABILITADORA


(ENABLE)

Un multiplexor con entrada habilitadora no es más que le


mismo dispositivo descrito anteriormente al que se ha agregado
una nueva entrada que permite la habilitación del circuito.

Nótese que para que cualquiera de las entradas Ei tenga acceso


a la salida, es necesario que la entrada habilitadora H este
activada, es decir, este un nivel 0, independiente del estado de
las entradas de datos de las líneas de selección.

Para pasar la información de la entrada E1 hacia la salida, es


necesario seleccionar la compuerta de salida 10
y colocar H = 0.

El símbolo lógico para representar un multiplexor en es


mostrando en la figura 20 siguiente.

60
TECSUP - PFR Circuitos Digitales

Figura 20. Simbología del multiplexor

1.10.2. EXPANSIÓN DE CIRCUITOS

Puesto que el multiplexor es una primitiva, no es extraño


encontrarlo combinado con los multiplexores y con otras
primitivas para formar un gran numero de operaciones
diferentes. El dibujo siguiente muestra la construcción de un
multiplexor 8 a 1 utilizando dos multiplexores 4 a 1.

Figura 21. Combinación del multiplexor

Nótese como la entrada habilitadora es empleada para


controlar que multiplexor esta activo.

Multiplexor puede ser usado no solamente para seleccionar una


línea de entre varias sino también para generar una función
lógica arbitraria a partir de las variables de selección. Dicho de
otra forma un multiplexor es un circuito que implementa
cualquier función booleana de tantas variables como entradas
de selección posea el circuito.

61
Circuitos Digitales TECSUP - PFR

Ejemplo: implementar la función

Usando multiplexores.

Para encontrar la solución a este problema escribiremos la


función f(a, b) en su forma canónica.

Comparamos ahora esta función canónica con la función


canónica del multiplexor 4 a 1.

Para generar la función f(a, b) es necesario que

De esta manera el multiplexor 4 a 1 debe conectarse de la


siguiente forma:

Figura 22. Multiplexor 4 x 1, para generar f(a, b)

Veamos ahora si, utilizando nuevamente un multiplexor 4 a 1,


podemos generar la función:

62
TECSUP - PFR Circuitos Digitales

Del mismo que en el ejemplo anterior, primero desarrollamos


la función canónica de esta función booleana.

Comparando ahora con la función canónica del multiplexor 4 a


1, tenemos

Para que ambas funciones sean iguales se deben cumplirlas


siguientes relaciones:

Nótese que E0 toma rl valor de la variable c en el mismo


momento que debe tomar el valor de la variable complemento.
Entonces la relación se transforma en una función OR, como se
ha mostrado en la tabla anterior.

Nótese además que las líneas se selección S1 y S0 pueden


asociarse a cualquiera de las variables de la función, con lo cual
solo cambiaran los valores de las entradas Ei.

Con las relaciones establecidas, el circuito queda como se


muestra en la figura 23.

63
Circuitos Digitales TECSUP - PFR

Figura 23. Función f(a, b, c)

En general un circuito multiplexor con K líneas de selección y 2k


entradas de datos es un elemento lógico universal para
funciones booleanas de + 1 variables. En otras palabras con un
multiplexor de K líneas de selección se pueden implementar
funciones de K + 1 variables.

1.10.3. MULTIPLEXORES USADOS COMO MEMORIAS ROM

Existen ocasiones en que se requiere calcular repetidas veces


alguna ecuación sencilla en algún proceso de manejo de datos.

En casos como este resulta más rápido y barato almacenar los


resultados de la ecuación en una memoria y, cada vez que se
requiera, consultar por estos a la memoria, con lo cual se evita
realizar el proceso de cálculo en la unidad aritmética lógica
(ALU).

Cuando se requiere utilizar una memoria ROM sencilla,


frecuentemente es conveniente hacer el diseño empleando
multiplexores. Las memorias ROM son dispositivos de
almacenamiento permanece (o semi permanente).

Para ilustrar el uso de multiplexores como memorias ROM,


supondremos que necesitamos calcular reiteradamente la
ecuación.

Si calculamos todos lo valores de R que resulten de aplicar los


valores de t en la ecuación dada, tendremos la siguiente tabla,
expresada en número de decimales y binarios:

64
TECSUP - PFR Circuitos Digitales

Tabla 8

Nótese que para representar los resultados R en términos


binarios se requiere cuatro bits, los que han denominado w, x,
y, z. cada uno de estos bits representa una función diferente
generada por un multiplexor deferente.

Inspeccionando la tabla anterior, podemos determinar las


funciones booleanas canónicas w, x, y, z que representan la
salida del circuito.

Si comparamos las funcione anteriores con la función canónica


de un multiplexor 4 a 1, podemos establecer las siguientes
igualdades para cada una de las funciones booleaas w, x, y, z.

Tabla 9

Esta tabla nos permite construir el circuito de una memoria


ROM, basada en multiplexores que tienen almacenados los
datos posibles de obtener de la ecuación.

65
Circuitos Digitales TECSUP - PFR

Figura 24. Utilización como ROM

1.11 DEMULTIPLEXORES

Un de multiplexor digital e un circuito combinacional que encamina una


única entrada así una de las varias salidas, bajo el control de las líneas de
selección. La figura 3.20 muestra un demultiplexor que encamina la
entrada E a una de cuatro salidas bajo el control de dos líneas de
selección.

Figura 25. Demultiplexores

Este demultiplexor consta de cuatro compuertas de tres entradas, cada


una de las cuales recibe el dato de entrada E junto con una de las cuatro
posibles combinaciones de las variables de selección. La única variable de
entrada de información E tiene un camino hacia todas las salidas, pero la
información contenida en E es dirigirá a una salida especificada por las
líneas de selección.

Un demultiplexor puede funcionar como un decodificador si la entrada de


datos E es conectada permanentemente a una señal que corresponda a
un valor lógico ¨1¨.

66

También podría gustarte