Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Todas las computadoras constan principalmente de dos partes, la CPU que procesa los
datos, y la memoria que guarda los datos. Cuando hablamos de memoria manejamos
dos parámetros, los datos en sí, y el lugar donde se encuentran almacenados (o
dirección). Los dos son importantes para la CPU, pues muchas instrucciones frecuentes
se traducen a algo así como "coge los datos de ésta dirección y añádelos a los datos de
ésta otra dirección", sin saber en realidad qué es lo que contienen los datos.
Se puede fabricar memoria mucho más rápida, pero a costa de un precio muy alto. La
solución, por tanto, es proporcionar una pequeña cantidad de memoria muy rápida
conocida con el nombre de memoria caché. Mientras los datos que necesita el
procesador estén en la caché, el rendimiento será mucho mayor que si la caché tiene que
obtener primero los datos de la memoria principal. La optimización de la caché es un
tema muy importante de cara al diseño de computadoras.
RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos
de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de
procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en
CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones
basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno
antes de su ejecución.
La idea fue inspirada por el hecho de que muchas de las características que eran
incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo
ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del
procesador en relación con la memoria de la computadora que accedía era cada vez más
alta. Esto conllevó la aparición de numerosas técnicas para reducir el procesamiento
dentro del CPU, así como de reducir el número total de accesos a memoria.
Arquitectura CISC
Cuando el sistema operativo o una aplicación requieren de una de estas acciones, envía
al procesador el nombre del comando para realizarla junto con el resto de información
complementaria que se necesite. Pero cada uno de estos comandos de la ROM del CISC
varían de tamaño y, por lo tanto, el chip debe en primer lugar verificar cuanto espacio
requiere el comando para ejecutarse y poder así reservárselo en la memoria interna.
Además, el procesador debe determinar la forma correcta de cargar y almacenar el
comando, procesos ambos que ralentizan el rendimiento del sistema.
A través de la compleja circuitería del chip, el nanoprocesador ejecuta cada una de las
instrucciones del comando. El desplazamiento por esta circuitería también ralentiza el
proceso. Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos
de reloj.