Documentos de Académico
Documentos de Profesional
Documentos de Cultura
UNIVERSIDAD DE ORIENTE
SANTIAGO DE CUBA
2014
Tabla de contenido
1.1 Introducción.
1.2.1 Configuración 1.
V0 − V2 = I 2 R 2 ⇒ V0 = I 2 R 2 + V2 (1)
V − V1 (3)
I= 2
R
V − V0′ (4)
I1′ = 2
R1
1
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Amplificadores de Instrumentación
V − V1 V2 − V0′
V0 = 2 + R 2 + V2 (5)
R R 1
De igual forma
V
I ′2 = 1 (8)
R2
V − V1 (9)
I= 2
R
V V − V1
V0′ = 1 − 2 R 1 + V1 (10)
R
2 R
R
V0 = (V2 − V1 )1 + 2 2 + 2
R
(11)
R R1
V0 R R
Ganancia = = 1 + 2 2 + 2 (12)
(V2 − V1 ) R R1
2
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Amplificadores de Instrumentación
1.2.2 Configuración 2.
Para A3 tenemos:
V2′ R 2
V+ = (13)
R1 + R 2
V0 R 1 V ′R
V− = + 1 2 (14)
R1 + R 2 R1 + R 2
R2
V0 = (V2′ − V1′ ) (15)
R1
Para A2
V+ = V2 (16)
V 1 R' V 2′ R
V− = + (17)
R + R' R + R'
V 2 (R + R' ) − V1 R'
V 2′ = (18)
R
3
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Amplificadores de Instrumentación
Para A1
V+ = V1 (19)
V2 R' V ′R
V− = + 1 (20)
R + R' R + R'
V1 (R + R') − V2 R'
V1′ = (21)
R
2R' R 2
V0 = (V2 − V1 ) 1 + (22)
R R1
V0 2R' R 2
Ganancia = = 1+ (23)
(V2 − V1 ) R R 1
4
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Amplificadores de Instrumentación
Esquema en bloques:
Circuito eléctrico:
5
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Amplificadores de Instrumentación
El circuito contiene:
I=
(15v − Vref ) = 2.03ma Ajustable con P 2 .
R 1 + P2
R=R 0 [ 1+ α (T-T 0 ) ]
R = R 0 [1 + (0.385% /º C )T ]
Para T=0 0 C:
α T= (0.385% / 0 C) (0 0 C)=0
R = R 0 = 100Ω
Para T=50 0 C:
6
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Amplificadores de Instrumentación
V = I.R 0
(α.T.K ) Donde K =
R2
2(K + 1) + αT R0
V ≈ I.R 0
(α.T.K ) Para Ι=2.03mA R0 =100Ω y k=39
2(K + 1)
V≈ 0.099αT≈ (0.38mv/ 0 C) T
Capítulo 2: Comparadores.
2.1 Introducción.
Los circuitos comparadores están diseñados para trabajar en régimen no lineal pues
siempre trabajan a lazo abierto o realimentados positivamente, por lo que las señales a
sus salidas son discretas y sólo tienen dos posibles niveles “ uno aproximadamente
igual a Vcc y el otro aproximadamente igual a –Vcc ”.
Este es un circuito comparador que trabaja a lazo abierto por lo que siempre opera en
régimen no lineal.
Es decir, cada vez que la señal de entrada Vi cruce por cero, la señal de salida del
circuito cambiará a su otro nivel posible.
Este es un circuito comparador que trabaja a lazo abierto por lo que siempre opera en
régimen no lineal.
Es decir, cada vez que la señal de entrada Vi pase por VR, la salida del comparador
cambiará a su otro nivel posible.
9
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Este es un circuito formado por n Comparadores que trabajan a lazo abierto por lo que
la estructura completa opera en régimen no lineal. Este circuito divide el rango dinámico
de la señal de entrada en n+1 de niveles de cuantificación y codifica la señal digital
obtenida con n bits.
10
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Funcionamiento:
Para Vi < V+
R2
V0= Vsat + ≈ +VCC por lo que V+ = (Vsat + ) = V1
R1 + R 2
R2
V0 = Vsat − ≈ −VCC por lo que V+ = (Vsat − ) = V2
R1 + R 2
Ahora si se decide disminuir el valor del voltaje de entrada Vi, el voltaje de salida V0 no
volverá a ser positivo hasta que Vi no sea menor que V+ = V2 pero como Vi es una
fuente variable desde cero a valores positivos nunca se alcanzará esta condición.
11
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Para que el voltaje de salida V0 vuelva a ser positivo, cuando el voltaje de entrada Vi
disminuya hasta tomar el valor cero debemos invertir la polaridad de Vi para que varíe
desde cero a valores negativos entonces, cuando se cumpla que, Vi sea menor que
V+ = V2, el voltaje de salida V0 volverá a ser positivo.
V0 = Vsat − ≈ −VCC
R2
Por lo que V+ = (Vsat − ) = V2
R1 + R 2
12
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
De modo que ningún valor de Vi creciente a partir de cero hará cambiar el valor de V0
por lo que es necesario emplear un voltaje de referencia VR que desplace el ciclo de
Histéresis hacia valores positivos, es decir que los voltajes de entrada V1 y V2 que
hacen cambiar el voltaje de salida sean positivos y que garantice que cuando se le
conecte la alimentación al circuito el voltaje V0 sea positivo.
Para Vi < V+
R2 R1
V0= Vsat + ≈ +VCC por lo que V+ = (Vsat + ) + (VR ) = V1
R1 + R 2 R1 + R 2
R2 R1
V0 = Vsat − ≈ −VCC por lo que V+ = (Vsat − ) + (VR ) = V2
R1 + R 2 R1 + R 2
13
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Este circuito como tiene 3 comparadores permite, dividir el rango dinámico de la señal
de entrada Vi en 4 niveles y codificar la señal digital obtenida con 3 bits.
Es importante destacar que la señal de entrada debe tener como máximo una
frecuencia de 30Hz para poder apreciar el encendido y apagado de los leds. Con una
frecuencia mayor, a pesar de tener en los colectores de los transistores ondas
cuadradas que demuestran eléctricamente que los leds están encendiendo y apagando,
nuestros ojos verán a los leds encendidos todo el tiempo aunque con menor intensidad.
En este circuito
14
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Variante 1
15
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
El amplificador no inversor con ganancia igual a 10 que se usa para convertir las
variaciones del sensor de 10mV/ ºC a 100mV/ ºC de modo que:
16
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
V0 = V
sat +
V + = (Vsat + )
R1 R2
+ (Vr ) = 6V (1)
R1 + R 2 R1 + R 2
V0 = 0
R2
V + = (Vr ) = 4V (2)
R1 + R 2
17
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
V+ = V( ) R1
sat + R 1 + R 2
+ 4V = 6V (3)
R 2 = 3.05R1 (4)
La resistencia de 430 ohmios se emplea para polarizar al diodo zener con una corriente
aproximada de 10 ma.
Variante 2
Bajo esta condición el diodo D no debe conducir y para ello debemos lograr que:
(9V − VbesatTr )R 4 R2
V0 = + VbesatTr ≥ V+ = VH = 9V (1)
R4 + R3 R 2 + R1
Vcc − VbesatTr
IbsatTr = (2)
R3 + R4
VcesatQ 2
IbcorteTr ≈ ≈ 0 (5)
R4
20
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
VL = Vcc − I1 R 1 (6)
VL = Vcc − (I 2 + I d )R 1 (7)
VL
I2 = (8)
R2
VL − Vd − VcesatQ 2
Id = (9)
R
VccR 2 R
+ R 2 Vd + R 2 VcesatQ 2
R1
VL = (10)
R R
R + R2 + 2
R1
El circuito conmutador está formado por el transistor Tr, el relevador P1 dotado de los
contactos de baja capacidad de corriente P1-1 y P1-2 ( normalmente abiertos) y el
relevador P2 dotado de los contactos de alta capacidad de corriente P2-1 y P2-2
(normalmente abiertos) para manejar una corriente de aproximadamente 10 amperes.
Observe como aquí los contactos de P2 interrumpen las dos líneas de 110 V que
forman la alimentación de 220 v.
21
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Variante 3
Variante 4
R t = 10.602e −0,039T
22
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
En ambas variantes el voltaje en el Terminal inversor del comparador para cada valor
de temperatura se puede obtener a través del divisor de voltaje
Rp
V− = 5.6V
R +R
p t
De modo que,
23
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Para 40 0 C V − ≈ 1.72V
Para 60 0 C V − ≈ 2.8V
(R )
Si V− > V+ entonces V+ = 1.72V = 5.6V (1)
(R 1 + R )
(R + R 4 )
Si V+ > V− entonces V+ = 2.8V = (5.6V − 0.7V) + 0.7V (2)
(R 1 + R + R 4 )
24
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Estos circuitos se han diseñado para proteger los equipos electrodomésticos contra
bajos y altos voltajes de línea. Si el voltaje de la línea está dentro del rango normal (90
a 130 V), el circuito esperará tres minutos para la conexión del equipo a la red. En caso
de alto o bajo voltaje de línea, el circuito desconectará al equipo de la red.
25
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
26
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Este circuito está formado por dos comparadores regenerativos porque no basta con
saber si el voltaje de entrada está alto o bajo, sino que, también es necesario que el
circuito “recuerde” cuando el voltaje de entrada salió del rango normal. Es decir, si el
voltaje de línea baja de 90v, el supervisor debe estar e indicar la condición de bajo
voltaje y no debe volver a estar e indicar rango normal hasta que el voltaje de línea no
supere los 95v. De igual forma si el voltaje de línea sube por encima de 130v, el
supervisor debe estar e indicar la condición de alto voltaje y no debe estar e indicar
rango normal hasta que el voltaje de línea no baje de los 125v. Es decir, el voltaje de
salida de cada comparador regenerativo debe cambiar para dos valores diferentes de
voltaje de entrada. Si los comparadores no fueran regenerativos y el voltaje de entrada
se mantuviese oscilando alrededor del valor de referencia de uno de los comparadores
entonces, el voltaje de salida de dicho comparador estuviera cambiando
constantemente y esto no es permisible para la mayoría de las cargas y menos para un
refrigerador.
Cuando hay bajo voltaje en la línea, el Vequiv es menor que el voltaje en el terminal 6 y
por tanto menor que el voltaje en el terminal 3. En el operacional 2, V->V+, la salida del
operacional 2 está en nivel bajo, el transistor T1 se corta y las resistencias R12 y R13
quedan en serie conectadas entre los 12V y el terminal 6, el diodo D7 conduce y pone
el punto que une los ánodos de los diodos D6 y D7 en nivel bajo (≈ 0.65V) con lo que
impide el funcionamiento de la próxima etapa. En el operacional 1, V+>V-, la salida del
operacional 1 está en nivel alto, el diodo D6 está cortado y la resistencia R7 quedará
entre conectada entre el Vsat + y el terminal 3.
Cuando hay alto voltaje en la línea, el Vequiv es mayor que el voltaje en el terminal 3 y
por tanto mayor que el voltaje en el terminal 6. En el operacional 1, V->V+, la salida del
operacional 1 está en nivel bajo, R7 queda conectada entre el terminal 3 y
prácticamente tierra , el diodo D6 conduce y pone el punto que une los ánodos de los
diodos D6 y D7 en nivel bajo (≈ 0.65V) con lo que impide el funcionamiento de la
próxima etapa. En el operacional 2, V+>V-, la salida del operacional 2 está en nivel alto,
el diodo D7 se corta, el transistor T1 se satura y la resistencia R13 queda conectada
entre el terminal 6 y prácticamente tierra (Vcesat de T1).
27
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Cuando el voltaje en la línea está dentro del rango normal, el Vequiv es menor que el
voltaje en el terminal 3 pero mayor que el voltaje en el terminal 6. En el operacional 1,
V+>V-, la salida del operacional 1 está en nivel alto, la resistencia R7 queda conectada
entre el Vsat + y el terminal 3, el diodo D6 no conduce. En el operacional 2, V+>V-, la
salida del operacional 2 está en nivel alto, el diodo D7 no conduce, el transistor T1 se
satura, la resistencia R13 queda conectada entre el terminal 6 y prácticamente tierra
(Vcesat de T1). Como en este caso los diodos D6 y D7 están cortados no hay nada que
impida el funcionamiento de la próxima etapa.
Cuando el voltaje en la línea está fuera del rango normal el nivel en el ánodo de los
diodos D6 y D7 es muy bajo (≈ 0.65V) por lo que el capacitor C5 no se puede cargar, el
voltaje en el terminal 10 es menor que el del terminal 9, la salida del operacional 3 está
en nivel bajo, el diodo D9 conduce y limita la carga del capacitor C8 hasta ≈ 0.65V por
lo que el voltaje en el terminal 12 es menor que el voltaje en el terminal 13 y la salida
del operacional 4 está en nivel bajo por lo que el transistor T2 está cortado y no pasa
voltaje a la carga.
Cuando el voltaje está dentro del rango normal como los diodos D6 y D7 están cortados
el capacitor C5 está libre para cargarse a través de las resistencias R8 y R10, cuando el
voltaje en el terminal 10 supere el del terminal 9 la salida del operacional 3 tomará su
nivel alto por lo que el diodo D9 se corta y el capacitor C8 estará libre para cargarse a
través de la resistencia R15, cuando transcurran aproximadamente tres minutos el
voltaje en el terminal 12 supera el del terminal 13 con lo que el transistor T2 se satura
cerrándose los contactos del Relevador que le suministran la alimentación a la carga.
del terminal 13, el transistor T2 se corta y se abren los contactos del Relevador. De esta
forma el circuito está listo para cuando llegue el voltaje de línea.
−t
Vc (t ) = Vfinal + (Vinicial − Vfinal )e τ
−t
Vc (t ) = 12V + (0 − 12V ) e ( R15 * C8)
Vc (t ) = Vref
t=Tiempo de espera
29
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
La principal diferencia entre el supervisor con LM 324 y el supervisor con LM 339 radica
en la salida a colector abierto que tienen los operacionales del circuito integrado LM 339
lo que determina que a la salida del operacional 3 aparezca un resistor R en vez del
diodo D9 y a la salida del operacional 4 se conecte el resistor R16 a Vcc=12v.
30
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Funcionamiento
Cuando hay alto voltaje en la línea, el Vequiv presente en los terminales 4 y 7 es mayor
que el voltaje en los terminales 5 y 6. En el comparador 1, V->V+, Q1 se corta, Q2 se
satura y la salida del comparador 1 se pone en nivel bajo, la resistencia R7 queda
conectada entre el terminal 5 y prácticamente tierra (Vcesat de Q2), el diodo D6
conduce poniendo el punto que une los ánodos de D6 y D7 en un nivel bajo (≈ 0.65V)
que impide el funcionamiento de la próxima etapa. En el comparador 2, V+>V- , Q1 se
satura, Q2 se corta, la salida del comparador 2 queda aislada, el diodo D7 no conduce
debido a que el diodo D6 al conducir puso un nivel bajo (≈ 0.65V) en el punto que une
los ánodos de D6 y D7, el transistor T1 se corta y las resistencias R12 y R13 quedan
conectadas en serie entre los 12V y el terminal 6.
Cuando el voltaje en la línea está dentro del rango normal, el Vequiv presente en los
terminales 4 y 7 es menor que el voltaje en el terminal 5 y mayor que el voltaje en el
terminal 6. En el comparador 1, V+>V- , Q1 se satura, Q2 se corta, la salida del
comparador 1 queda aislada, el voltaje en el terminal 5 no depende de R7 , el diodo D6
no conduce. En el comparador 2, V+>V- , Q1 se satura, Q2 se corta, la salida del
comparador 2 queda aislada, el diodo D7 conduce una pequeña corriente que sirve
para saturar al transistor T1, la resistencia R13 queda conectada entre el Vcesat de T1
y el terminal 6. En este caso a pesar de la conducción de D7, el voltaje en el punto que
une los ánodos de D6 y D7 no es bajo pues el camino de conducción de dicho diodo
incluye al voltaje desarrollado en R11 y al Vbesat de T1.
El circuito temporizador
Este circuito garantiza la demora de tres minutos en la conexión del equipo cuando el
voltaje de la línea está dentro del rango normal e incluye un circuito de descarga de los
capacitores que intervienen en la temporización inmediatamente después que
desaparece el voltaje de línea.
31
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Cuando el voltaje en la línea está fuera del rango normal, el voltaje en el punto de unión
de los ánodos de los diodos D6 y D7 es muy bajo (≈ 0.65V) y el capacitor C5 que se
carga muy rápido con la constante de tiempo R10*C5 sólo se puede cargar hacia ese
valor que es muy bajo comparado con el voltaje en los terminales 8 y 10. En el
comparador 3, V->V+, Q1 se corta, Q2 se satura, la salida del comparador 3 se pone en
nivel bajo, la resistencia R de muy bajo valor (220 Ω) se pone en paralelo con el
capacitor C8 y el divisor de voltaje formado por R15 de 2.4 MΩ y R de 220 Ω limitan la
carga del capacitor C8 a un valor muy bajo comparado con el valor de voltaje en el
terminal 10 por lo que en el comparador 4 V->V+, Q1se corta, Q2 se satura, el transistor
T2 se corta y no pasa voltaje a la carga.
Cuando el voltaje está dentro del rango normal, el capacitor C5 está libre para cargarse
a través de las resistencias R8 y R10 hacia 12V. Cuando en el comparador 3, el voltaje
en V+ sea mayor que en V-, Q1 se satura, Q2 se corta y el capacitor C8 queda libre
para cargarse lentamente hacia 12V. Cuando en el comparador 4 el voltaje en V+ sea
mayor que el voltaje en V-, Q1 se satura, Q2 se corta y el transistor T2 se satura
energizando el relevador y suministrándose la alimentación a la carga.
Los supervisores de línea mostrados tienen el inconveniente de tener una sola red de
resistores R1, R2, R3 para fijar los voltajes de referencia para bajo y alto voltaje de
línea, esto provoca que una ligera variación de uno de estos resistores altere
considerablemente tanto la referencia de bajo como la de alto voltaje. Para evitar o
reducir este inconveniente los fabricantes han usado resistores de precisión para la red
de referencia mencionada y para la red que toma la muestra del voltaje de línea.
32
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Otra solución tomada por otros fabricantes es la de diseñar los circuitos supervisores de
bajo y alto voltaje con redes de referencia independientes con lo cual se logra un ajuste
más fácil y una total independencia de los voltajes de referencia para bajo y alto voltaje
de línea.
33
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Cuando hay alto voltaje en la línea, el Vequiv presente en los terminales 4 y 6 es mayor
que el voltaje en los terminales 5 y 7. En el comparador 1, V->V+, Q1 se corta, Q2 se
satura y la salida del comparador 1 cae a nivel bajo, las resistencias R7 y R8 se ponen
en paralelo y forman con la resistencia R6 un divisor de voltaje que determina el voltaje
en el terminal 5, el led que indica voltaje alto enciende y pone en el punto que une los
ánodos de ambos leds en un nivel bajo que impide el funcionamiento de la próxima
etapa. En el comparador 2, V->V+, Q1 se corta, Q2 se satura y la salida del comparador
34
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
2 cae a nivel bajo, el voltaje en el terminal 7 depende del divisor de voltaje formado por
R1 y R2, el transistor T1 se corta y el led que indica voltaje bajo no enciende.
Cuando el voltaje en la línea está dentro del rango normal, el Vequiv presente en los
terminales 4 y 6 es mayor que el voltaje en el terminal 7 y menor que el voltaje en el
terminal 5. En el comparador 1, V+>V-, Q1 se satura, Q2 se corta y la salida del
comparador 1 queda aislada, el voltaje en el terminal 5 sólo depende del divisor de
voltaje originado por R6 y R7, el led que indica voltaje alto está apagado. En el
comparador 2, V->V+, Q1 se corta, Q2 se satura y la salida del comparador 2 cae a
nivel bajo, el voltaje en el terminal 7 depende del divisor de voltaje formado por R1 y R2,
el transistor T1 se corta y el led que indica voltaje bajo no enciende.
En todos los supervisores, antes de calcular los valores de los resistores que
intervienen en la supervisión de alto y bajo voltaje, se debe buscar la correspondencia
existente entre los voltajes efectivos en la línea y los voltajes de DC equivalentes, esto
se puede lograr usando el programa de simulación Pspice o una expresión matemática
resultante de un desarrollo de serie de Fourier que relacione los valores de R4, R5 y
C2. Es importante destacar que es necesario utilizar componentes de buena precisión o
de muy baja tolerancia para que los resultados teóricos obtenidos de la simulación o de
la simple sustitución de valores en la expresión matemática coincidan con los obtenidos
en la práctica.
Entonces,
Para calcular los valores de los resistores que intervienen en la referencia de alto voltaje
(R6, R7 y R8)
En el comparador 1
12V(R 7 )
Si V+ > V− entonces V+ = 10.56V = (1)
(R 7 + R 6 )
35
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
R 7R8
R 7 + R 8
Si V− > V+ entonces V+ = 10.1V = 12V (2)
R 7R8
+ R 6
R 7 + R8
Para calcular los valores de los resistores que intervienen en la referencia de bajo
voltaje (R1, R2 y R3)
En el comparador 2
(R 2 )
Si V− > V+ entonces V+ = 7.31V = 12V (3)
(R 1 + R 2 )
(R 2 + R 3 )
Si V+ > V− entonces V+ = 7.7 V = (12V − 0.7V) + 0.7V (4)
(R 1 + R 2 + R 3 )
36
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Este circuito garantiza la demora de tres minutos en la conexión del equipo cuando el
voltaje de la línea está dentro del rango normal e incluye un circuito de descarga de
los capacitores que intervienen en la temporización inmediatamente después que
desaparece el voltaje de línea.
Cuando el voltaje en la línea está fuera del rango normal, el voltaje en el punto de
unión de los ánodos de los leds es muy bajo (≈ 2V) y el capacitor C3 que se carga
muy rápido con la constante de tiempo R10*C3 sólo se puede cargar hacia ese valor
que es muy bajo comparado con el voltaje en los terminales 8 y 10. En el comparador
3, V->V+, Q1 se corta, Q2 se satura, la salida del comparador 3 se pone en nivel bajo,
la resistencia R de muy bajo valor se pone en paralelo con el capacitor C4 y el divisor
de voltaje formado por R13 (de muy alto valor) y R limitan la carga del capacitor C4 a
un valor muy bajo comparado con el valor de voltaje en el terminal 10 por lo que en el
comparador 4, V->V+, Q1se corta, Q2 se satura, la salida del comparador 4 se pone
en nivel bajo, el transistor T2 se corta, el relevador no se energiza por lo que no se
cierran los contactos y no pasa energía a la carga, el transistor T3 se satura a través
de la pequeña resistencia que ofrece la bobina del relevador (no energizado) y de la
resistencia R16, el led de espera enciende. Observe que a diferencia de otros
supervisores en este cuando se enciende el led de bajo o el de alto voltaje también se
enciende el de espera.
Cuando el voltaje está dentro del rango normal, el capacitor C3 está libre para
cargarse rápidamente a través de las resistencias R10 y R11 hacia 12V. Cuando en el
comparador 3 el voltaje en V+ sea mayor que en V-, Q1 se satura, Q2 se corta, la
salida del comparador 3 y la resistencia R12 quedan aisladas y el capacitor C4 queda
libre para cargarse lentamente hacia 12V a través de la resistencia R13. Durante el
tiempo en que el capacitor C4 se está cargando (tiempo de espera ≈3 min) en el
comparador 4, V-> V+, Q1 se corta, Q2 se satura, la salida del comparador está en
nivel bajo, el transistor T2 está cortado, el led de voltaje normal está apagado, el
transistor T3 está saturado y el led de espera está encendido. Cuando en el
comparador 4 el voltaje en V+ sea mayor que el voltaje en V-, Q1 se satura, Q2 se
corta y el transistor T2 se satura a través de R15 energizando al relevador que
suministra alimentación a la carga, el led que indica voltaje normal se enciende, el
transistor T3 se corta y el led que indica espera se apaga.
37
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
38
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
39
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Con el nivel bajo en las salidas 1 y 14, los transistores T1 y T2 están cortados y en el
colector de T1 hay un nivel alto que resetea al circuito integrado CD4060 impidiendo
que este trabaje. Este circuito será el encargado del tiempo de espera en caso de que
el voltaje de la línea esté dentro del rango normal. Para garantizar que el circuito
integrado CD4060 esté activo (no reseteado) en su pin 12 debe existir un voltaje bajo y
esto sólo se logra con la saturación simultánea de los transistores T1 y T2.
Cuando hay alto voltaje en la línea, el Vequiv presente en los terminales 7 y 9 es mayor
que el voltaje en los terminales 6 y 8. En el comparador 1, V+>V-, Q1 se satura, Q2 se
corta, la salida del comparador 1 queda aislada pero en el pin 14 aparece un nivel alto
gracias a la resistencia de pull up de 5k1 conectada entre los 12 V y el pin 14. En el
comparador 3, V->V+, Q1 se corta, Q2 se satura, la salida del comparador 3 se pone en
nivel bajo y el led que indica voltaje alto enciende. En el comparador 2, V+>V-, Q1 se
satura, Q2 se corta, la salida del comparador 1 queda aislada, el led que indica voltaje
bajo esta apagado, en el pin 1 aparece un voltaje alto debido al circuito formado por la
resistencia de pull up de 5k1 y al led que indica voltaje bajo (a pesar de que el led no
enciende). En el comparador 4, V->V+, Q1 se corta, Q2 se satura, la salida del
comparador 4 se pone en nivel bajo.
Con el nivel alto en las salidas 1 y 14, los transistores T1 y T2 están cortados y en el
colector de T1 hay un nivel alto que resetea al circuito integrado CD4060 impidiendo
que este trabaje.
Cuando el voltaje está dentro del rango normal, el Vequiv presente en los terminales 7
y 9 es mayor que el voltaje en el terminal 6 y menor que el voltaje en el terminal 8. En
el comparador 1, V->V+, Q1 se corta, Q2 se satura, la salida del comparador 1 se pone
en nivel bajo, en el comparador 3, V+>V-, Q1 se satura, Q2 se corta, la salida del
comparador 3 queda aislada y el led que indica voltaje alto está apagado. En el
comparador 2, V+>V-, Q1 se satura, Q2 se corta, la salida del comparador 1 queda
aislada, el led que indica voltaje bajo no enciende, en el pin 1 aparece un voltaje alto
debido al circuito formado por la resistencia de pull up de 5k1 y al led que indica voltaje
bajo (a pesar de que el led no enciende). En el comparador 4, V->V+, Q1 se corta, Q2
se satura, la salida del comparador 4 se pone en nivel bajo.
Tanto, el nivel bajo en la salida del comparador 1 como la pequeña corriente que deja
pasar el led que indica bajo voltaje aún cuando este no está encendido, garantizan la
saturación de los transistores T1 y T2 y la presencia en el pin 12 del circuito integrado
CD4060 de un nivel bajo que desactiva el reset para que este circuito pueda realizar su
función.
40
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Comparadores.
Cuando el voltaje de la línea está fuera de rango (alto o bajo) en la entrada de reset
(pin12) se pone un nivel alto que resetea al oscilador y al divisor. En estas condiciones,
el pin 7 está en nivel bajo y el led que indica tiempo de espera está apagado, el voltaje
en el pin 2 está en nivel bajo y los transistores T3 y T4 están cortados por lo que el relé
está desenergizado y el led que indica voltaje normal está apagado.
Cuando el voltaje de la línea está dentro del rango normal en la entrada de reset (pin12)
se pone un nivel bajo que libera al oscilador y al contador/divisor. La frecuencia del
oscilador está determinada por R* y el capacitor de 47n y es tal que casi de inmediato
después que se libera al oscilador, en el pin 7 (salida de la 4ta etapa del divisor)
aparece una onda cuadrada de baja frecuencia que mantiene al led de espera
visiblemente parpadeando. La frecuencia del oscilador se va dividiendo en cada
contador binario de modo que sólo a los 3 minutos aparecerá por primera vez un nivel
alto en el pin 2 (salida de la 13ra etapa del divisor). Con el pin 2 en nivel alto, se satura
el transistor T4, se energiza el relevador encargado de pasar el voltaje de la línea a la
carga, se satura el transistor T3 que es el encargado de detener al oscilador y por tanto
cesa el parpadeo del led que indica que el supervisor está en el tiempo de espera.
41
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
3.1 Introducción.
Las señales analógicas son señales continuas, es decir, pueden tomar en el tiempo
un número infinito de valores, mientras que las señales digitales son señales discretas
que solo pueden tomar en el tiempo 2 valores (“1” o “0”), entre los cuales existen
transiciones abruptas.
Conversión A/D (analógica/digital): Este bloque proporciona un código digital que será
función de la amplitud de la señal analógica de entrada.
Procesador digital: Ejecuta operaciones sobre los datos digitales con el fin de obtener
la funcionalidad deseada. Puede ser una simple computadora personal, un
microprocesador, un microcontrolador o un procesador digital de señales (DSP).
Conversión D/A (digital/analógica): Realiza la conversión del dato digital a una variable
analógica, cuya amplitud es función del código de entrada. De forma general se puede
definir un conversor digital analógico (CDA), en inglés “Digital Analogic Converter”
(DAC) como un circuito que proporciona una señal analógica (bien en forma de
corriente o de tensión), directamente proporcional al valor decimal equivalente a cada
código digital que se aplique en sus entradas de datos. La señal de salida puede ser
unipolar (sólo valores positivos o negativos) o bipolar (valores positivos y negativos).
43
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Los procesos necesarios para convertir una señal analógica en digital, son: el muestreo,
la retención, la cuantificación y la codificación. Estos procesos se realizan por lo general
en dos circuitos integrados monolíticos, uno, denominado circuito de muestreo y
retención, en inglés “Sample and Hold” (S/H) y otro, denominado conversor analógico
digital (CAD), en inglés “Analog to Digital Converter” (ADC).
solapamiento “aliasing” con el espectro que aparece a Fs y por tanto poder reconstruir
la señal original a través de sus propias muestras , debemos antes de muestrear, limitar
el ancho de banda de la señal analógica con un filtro pasabajos “anti-aliasing “de
manera que se conozca el valor de su componente espectral de mayor frecuencia fm y
entonces, muestrear cumpliendo con el teorema del muestreo o teorema de Nyquist, es
decir, con una frecuencia Fs por lo menos igual a 2fm, garantizando así que no exista
solapamiento entre los espectros y que con un filtro pasabajo de pendiente abrupta y
con frecuencia de corte Fs – Fm se pueda extraer el espectro de frecuencia de la señal
original.
Para saber en qué caso es necesario el uso de los circuitos de muestreo y retención,
se debe conocer,
- El valor del tiempo de conversión (tconv), que es el tiempo que necesita el conversor
para convertir cada muestra de la señal analógica a su entrada en su
correspondiente código digital.
- Qué porción del rango máximo de señal de entrada permitido por el conversor “Full
scale range” (FSR) provocará el cambio del bit menos significativo “Less Significant
Bit” (LSB) en el código digital de la salida.
FSR
LSB = numero de bits
2
Es decir,
∂ Vent LSB
Si > entonces, es necesario el uso de un S/H.
∂ t 2 t conv
max
1
± LSB
∂ Vent 2
≤
∂ t ∆TA
max
∂ Vent LSB
Ahora, si ≤ entonces, no es necesario el uso de un S/H.
∂ t 2 t conv
max
Dado que ∆TA << Tconv. , la máxima variación de las señales de entrada con S/H es
notablemente superior a la permitida sin S/H. Sin embargo, los errores propios del S/H
se sumaran al resto del sistema.
46
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
∂ Vent ∂ Vm sen( wt )
= = Vm( w ) cos( wt )
∂ t ∂ t
∂ Vent
= Vm( w ) = Vm(2πf )
∂ t
max
Por ejemplo:
Entonces,
∂ Vent LSB 0.01953 v
= Vm( w ) = Vm(2π f ) = 94.24 v / s < = = 97.65 v / s
∂ t 2 t conv 200µs
max
Entonces,
48
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
El valor y los cambios de la tensión de control VS/H no deben influir en ningún momento
sobre, la tensión en los extremos del condensador y en el voltaje de salida. Ello supone
que entre VS/H y los extremos del condensador debe existir una impedancia infinita y
que las aperturas y cierres del interruptor S deben realizarse de forma instantánea
utilizando para ello interruptores electrónicos con tiempos de conmutación pequeños.
Las etapas de entrada y salida no deben distorsionar las señales aplicadas a sus
entradas esto supone, entre otras cosas, utilizar amplificadores con ancho de banda
grandes.
49
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Por ejemplo, un conversor A/D de 8 bits con un rango máximo de señal de entrada
unipolar positiva de 5 V (FSR =Vmax.-Vmin=5v-0v), divide ese rango en N= 28 = 256
niveles de cuantificación espaciados a intervalos de valor
Sin embargo, ese mismo conversor de 8 bits pero con un rango máximo de señal de
entrada bipolar de 5 V (FSR =Vmax.-Vmin=5v-(-5v)=10v, divide ese rango en N= 28 = 256
niveles de cuantificación espaciados a intervalos de valor
V1máx − V1mín 6
0 ≤ V1 ≤ 6 q1 = = = 60mV
N 100
V2 máx − V2 mín 11
- 5 ≤ V2 ≤ 6 q2 = = = 110mV
N 100
V3 máx − V3 mín 12
- 6 ≤ V3 ≤ 6 q3 = = = 120mV
N 100
50
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Los circuitos cuantificadores pueden utilizar diferentes relaciones entre los niveles de
entrada y salida. En la práctica, sin embargo, se utilizan fundamentalmente dos
alternativas: cuantificación con redondeo y cuantificación con truncamiento. Siendo la
cuantificación con redondeo la de mayor aplicación, pues el máximo error de
cuantificación es ± q/2 mientras que en la cuantificación por truncamiento es q.
51
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Es decir, a cada código posible le corresponde un único valor de voltaje de entrada que
coincide con el “Valor de voltaje asignado por el cuantificador por redondeo” a cada
rango de variación de la señal analógica.
Potencias de 2 27 26 25 24 23 22 21 20
Valor de la posición 128 64 32 16 8 4 2 1
Binario Decimal
0001 0000 16
0000 1111 15
0000 1110 14
0000 1101 13
0000 1100 12
0000 1011 11
0000 1010 10
0000 1001 9
0000 1000 8
0000 0111 7
0000 0110 6
0000 0101 5
0000 0100 4
0000 0011 3
0000 0010 2
0000 0001 1
0000 0000 0
52
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Potencias de 2 23 22 21 20
Valor de la posición 8 4 2 1
BCD decimal
0001 0000 10
0000 1001 9
0000 1000 8
0000 0111 7
0000 0110 6
0000 0101 5
0000 0100 4
0000 0011 3
0000 0010 2
0000 0001 1
0000 0000 0
Si se quiere hacer la conversión de una señal analógica a digital, cuya amplitud varía
entre 0 y 5v. ¿Cuál es el valor analógico equivalente al bit menos significativo
(1LSB=q)? :
53
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Ahora, si se quiere conocer qué valor de voltaje le corresponde a cada código, basta
con realizar la siguiente regla de tres:
nivel (n) - - - - - - x
nivel (1) - - - - - - q = 1LSB = 0.3125v
Por ejemplo, si se quiere conocer qué valor de voltaje le corresponde al código 1010:
10 * 0.3125v
x= = 3.125v
1
54
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Ahora, si se quiere conocer qué valor de voltaje le corresponde a cada código, basta
con realizar la siguiente regla de tres:
nivel (n) - - - - - - x
nivel (1) - - - - - - q = 1LSB = 0.5v
Por ejemplo, si se quiere conocer qué valor de voltaje le corresponde al código 1000:
8 * 0. 5 v
x= = 4.0v
1
55
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Si se quiere hacer la conversión de una señal analógica, cuya magnitud varía entre –5v
y 5v. ¿Cuál es el valor analógico equivalente al bit menos significativo?:
56
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
a) Códigos unipolares:
b) Códigos bipolares:
57
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
El esquema corresponde con un conversor de salida paralelo a lazo abierto por lo que
los bits de salida se generan simultáneamente y de forma directa. Es el conversor más
rápido de los existentes en el mercado ya que, el tiempo de conversión queda reducido
al tiempo de propagación de los comparadores y del codificador. Esta característica
hace que ellos sean los más indicados para aquellas aplicaciones donde se requieran
elevadas velocidades de conversión, como es el caso de digitalización de señales de
vídeo.
59
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
los tres bits de salida del cuantificador en los dos bits de salida necesarios para
representar los 4 niveles.
Entonces, de forma general podemos decir que, un conversor de n bits divide el rango
dinámico de la señal analógica unipolar de entrada Va en 2n niveles de cuantificación
usando para ello (2n-1) comparadores, cada uno de los cuales tiene aplicado, en los
bornes no inversores la señal analógica de entrada Va y en los bornes inversores
diferentes voltajes de referencia que se obtienen a través de una red de N resistencias y
un voltaje de referencia Vref. Los valores de las resistencias R1 y R2, se escogen de
modo que R1 = 3R/2 y R2 = R/2, ya que con ello se consigue una cuantificación con
redondeo, reduciendo así el máximo error de cuantificación a ± q/2 (excepto en el ultimo
escalón, donde se produce un máximo error igual a q). El voltaje de referencia se
escoge igual al máximo valor de la señal de entrada unipolar de modo que:
Para obtener la relación entre la señal analógica de entrada y los niveles lógicos de
salida, basta con calcular la diferencia de potencial entre dos voltajes de referencia
sucesivos pues esta coincidirá con el valor del intervalo de cuantificación q.
Vref Vref
I= =
3R R NR
+ ( N − 2) R +
2 2
Por tanto:
R Vref q
Vref 1 = I = =
2 2 N. 2
R 3Vref 3
Vref 2 = I + R = = q
2 2 N. 2
De la misma forma
R (2 N − 3)Vref q
Vref N − 1 = I + ( N − 2)R = = (2 N − 3)
2 N 2
60
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
61
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Para obtener la relación entre la señal analógica de entrada y los niveles lógicos de
salida, basta con calcular la diferencia de potencial entre dos voltajes de referencia
sucesivos pues esta coincidirá con el valor del intervalo de cuantificación q.
2Vref 2Vref 2V
I= = =
3R R NR NR
+ ( N − 2)R +
2 2
Por tanto:
R R 2V R V q
Vref 1 = − Vref + I = −V + I = −V + = (1 − N) = (1 − N)
2 2 NR 2 N 2
R 3R 2V 3R V q
Vref 2 = −Vref + I + R = −V + I = −V + = (3 − N) = (3 − N)
2 2 NR 2 N 2
De la misma forma
V q
Vref N − 2 = ( N − 5) = ( N − 5)
N 2
V q
Vref N − 1 = ( N − 3) = ( N − 3)
N 2
62
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Vamos a suponer que tenemos, un objeto que pesa entre 0 y un 1 Kg. y una balanza
con un juego de pesas conocidas de ½, ¼,.... kg., que se van a emplear en una
sucesión de tanteos para determinar el peso exacto del objeto.
Vamos a suponer que se quiere medir una señal analógica Va de valor comprendido
entre 0 y 8 V con un conversor analógico digital por aproximaciones sucesivas. Con
una señal de estas características podemos escoger un conversor de tres bits para
que divida el rango de entrada en 8 niveles de cuantificación espaciados un paso de
1v y por tanto que el cambio del bit menos significativo en el código digital represente
un cambio de 1volt en la señal analógica. Para describir el funcionamiento del
conversor A/D de tres bits vamos a suponer que la señal Va es de 6 V.
64
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Como Va=6 es mayor que Vo=4, la salida del comparador Co=”0” con lo que las
salidas de las compuertas And (G3... G1) están en”0”. Con la llegada del próximo
pulso de reloj y durante t2, Qb=”1” por lo que el biestable FF2 pone su salida Q en “1”
y los biestables FF3 y FF1 mantienen su estado anterior (porque sus entradas de set y
reset están en “0”). Por tanto el código digital a la salida de los biestables RS (FF3...
FF1) es “110” y se corresponde con el número 6. Este código se aplica al conversor
D/A para que entregue el correspondiente valor analógico Vo.
65
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Como Va=6 es igual que Vo=6, la salida del comparador Co=”0” con lo que las salidas
de las compuertas And (G3... G1) siguen en”0”. Con la llegada del próximo pulso de
reloj y durante t3, Qc=”1” por lo que el biestable FF1 pone su salida Q en “1” y los
biestables FF3 y FF2 mantienen su estado anterior (porque sus entradas de set y
reset están en “0”). Por tanto el código digital a la salida de los biestables RS (FF3...
FF1) es “111” y se corresponde con el número 7. Este código se aplica al conversor
D/A para que entregue el correspondiente valor analógico Vo.
Como Va=6 es menor que Vo=7, la salida del comparador Co=”1”. Con la llegada del
próximo pulso de reloj y durante t4, Qd=”1” por lo que las salidas de las compuertas
And G3 y G2 están en “0” y la salida Q de la compuerta G1 está en “1” con lo que el
biestable FF1 pone su salida Q en “0” y los biestables FF3 y FF2 mantienen su estado
anterior. Por tanto el código digital a la salida de los biestables RS (FF3... FF1) es
“110” y se corresponde con el número 6. Este código se aplica al conversor D/A para
que entregue el correspondiente valor analógico Vo.
Como Va=6 es igual que Vo=6, la salida del comparador Co=”0” con lo que las salidas
de las compuertas And (G3... G1) vuelven a”0”. Con la llegada del próximo pulso de
reloj y durante t5, los biestables (FFA... FFD) tienen sus las salidas en “0” por lo que
los biestables (FF3... FF1) mantienen su salidas en el estado anterior. Como Qe=”1”
las compuertas And de las salidas digitales del A/D entregan el código
correspondiente al valor de Va.
66
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
V o = - Va (t /τ)
Va Vr
(T1 − 0) = (T 2 − T1)
τ τ
Va
T 2 − T1 = T1
Vr
T1 es el tiempo necesario para que, los n+1 biestables pasen de 00....... 00 a 10......
00 y es igual a (2n) Tc donde Tc es el período de la señal de reloj.
− Va Va n
Vo = T1 = − (2 )TC
τ τ
Por tanto
67
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Va
T 2 − T1 = T1
Vr
T 2 − T1 =
Va
Vr
T1 =
Va n
Vr
2 TC ( )
Cuando termina el conteo se registran las salidas Qo... Qn-1 de los biestables FF0.....
FFn-1. Estas salidas posteriormente se ponen en cero, se descarga el capacitor C con
S2 y todo queda listo para la próxima conversión.
Aunque todos los chips de ADC no son exactamente iguales (cada uno presentará
ciertas particularidades), se puede dar una configuración básica donde estén presentes
los terminales exteriores más comunes a un conversor analógico digital, válida para un
gran número de ADC.
Descripción:
Alimentación analógica y digital: Por lo general los ADC se alimentan con voltajes
bipolares (±VCC) en su parte analógica y con un voltaje unipolar (VDD) en su parte
digital. El tipo de interfase de salida de datos con las diferentes familias lógicas (TTL,
ELC, CMOS,…) es función del valor de VDD.
Tierra analógica y digital: Generalmente, existen, dos terminales de tierra: uno para la
parte digital (salida de datos) DGND (Digital Ground) y otro para la parte analógica
(entrada analógica) AGND (Analogic Ground). Estas dos tierras no están conectadas
internamente en el chip. Su aislamiento tiene por finalidad evitar pequeñas diferencias
de potencial producidas por la caída de tensión que se origina en las venas del circuito
impreso debido a que estas últimas siempre van a presentar una cierta resistencia e
inductancia. Es conveniente que ambos terminales se conecten a un mismo punto
(preferiblemente a la tierra de la fuente de alimentación). Los fabricantes suelen dar
indicaciones precisas sobre esta conexión.
Entrada analógica: Entre este terminal y el de tierra analógica (AGND) se aplica la señal
analógica que se quiere convertir.
Salida digital: En los ADC de salida paralelo, existen tantos terminales de salida como
bits tenga el código digital. Los niveles lógicos de salida se obtienen con respecto a la
tierra digital (DGND). Algunos chips disponen de salidas triestado controladas por un
terminal “output enable” (OE) dispuesto para este fin.
Entrada de reloj: Esta señal de entrada es necesaria, debido a que, en los conversores
existen muchos circuitos secuenciales, tales como registros y contadores.
69
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Interfaz de salida digital. Se refiere al tipo de interfaz digital de salida (TTL, ECL, CMOS,
etc.) y si la salida digital es triestado.
Tiempo de conversión: Es el tiempo que media desde que se da una orden de inicio de
conversión hasta que se obtiene a la salida el código equivalente.
Por ejemplo si se tiene un conversor con FSR=+/- 10V y precisión de +/- 0.02% del
FSR, el máximo error debido a ese valor de precisión es de 2mV.
Este error debido a la estabilidad afecta más a un conversor de 10 bits que a uno de 9
bits porque en el de 10 bits la porción de la señal analógica necesaria para variar el bit
menos significativo del código digital es precisamente de
FSR
= 10mV
210
70
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Error de ganancia: Existe cuando las funciones de transferencias real e ideal, tienen
pendientes distintas. Este tipo de error se puede corregir externamente.
Error de offset: Se presenta cuando la característica de transferencia real del ADC está
desplazada frente a la ideal. Este error puede corregirse externamente.
71
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Las entradas digitales Si, contienen la información o código digital que se quiere
convertir en su correspondiente valor analógico y se usan para accionar los
conmutadores electrónicos de forma tal que, cuando una entrada Si está en nivel alto
(‘1’ lógico), el conmutador correspondiente cerrará el contacto común con V pero si
está en nivel bajo (‘0’ lógico), lo hará con tierra.
72
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
V0 = S 0 (V) + S 0 (0)
.............. Vn −1 = S n −1 (V ) + S n −1 (0)
Donde Si y Si negado representan el valor digital y el complementario del bit i del código
de entrada.
Para analizar la contribución de cada bit de entrada en el voltaje de salida basta con
asignarle al bit en cuestión el valor V y al resto de los bits el valor cero.
Vs =
Vn −1 Vn − 2
2
+
2 2
2
V
n −1
V
+ ....... + 1 + 0 =
2 n
2
1 n −1
n
2 [
Vn −1 + 2 n − 2 Vn − 2 + ..... + 2V1 + V0 ]
Sustituyendo los valores de V0, V1....Vn-1 en la expresión de Vs
Vs =
1
2 n
[2 (Sn −1
n −1 ( V ) + S n −1 (0) ) + 2 n − 2 (Sn − 2 (V) + Sn − 2 (0)) + ..... + 2(S1 (V) + S1 (0)) + (S0 (V) + S0 (0))]
Simplificando
Vs =
V
2 n
[2 n −1
(Sn −1 ) + 2 n − 2 (Sn − 2 ) + ..... + 2(S1 ) + (S0 )]
73
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
74
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
V 2R V2
Vs = =
16 R + 2R 16 3
Para que la contribución del bit menos significativo al voltaje de salida sea igual a
V
16
V2 2R V
V+ = V− = Vout V+ = V− ⇒ Vout =
16 3 2R + R 16
para realizar la conversión de corriente en voltaje no se integra dentro del propio chip
en los circuitos comerciales.
Las entradas digitales Si, contienen la información o código digital que se quiere
convertir en su correspondiente valor analógico y se usan para accionar los
conmutadores electrónicos de forma tal que, cuando una entrada Si está en nivel alto
(‘1’ lógico), el conmutador correspondiente cerrará el contacto común con el terminal
(a) pero si está en nivel bajo (‘0’ lógico), lo hará con (b).
La corriente de salida es igual a la suma de todas las corrientes que circulan por las
ramas de resistencia 2R, es decir:
n −1
I I I I
I out = ∑ I i = 2 Sn −1 + 4 Sn − 2 + ..... S1 + S0
i =0 2 n −1 2n
Vref S n −1 S n − 2 S S
I out = + + ..... + 1 + 0
n −1
R 2 4 2 2n
I out =
Vref
2 n
R
[2 n −1
S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0 ]
Como en este circuito V0 = −I out R out , entonces:
V R
[
V0 = − ref out 2 n −1 S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0
2n R
]
De las expresiones anteriores podemos observar que tanto la corriente como el voltaje
de salida son proporcionales al valor decimal equivalente al código digital de entrada.
76
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Es decir:
77
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Las entradas digitales Si, contienen la información o código digital que se quiere
convertir en su correspondiente valor analógico y se usan para accionar los
conmutadores electrónicos de forma tal que, cuando una entrada Si está en nivel alto
(‘1’ lógico), el conmutador correspondiente cerrará el contacto común con el terminal
(a) pero si está en nivel bajo (‘0’ lógico), lo hará con (b).
Las fuentes de corriente constante pueden obtenerse de diferentes formas, siendo una
posible solución:
En este caso
I out =
2
I
n −1
[2 n −1
S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0 ]
Vout =
I.R out
2 n −1
[2 n −1
S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0 ]
Un inconveniente de este conversor es que al aumentar el número de bits del código
digital a convertir (cuando se desee mayor resolución) aumenta (según potencias de 2)
la relación entre el valor de las corrientes suministradas por los generadores de
78
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Para conseguir que un DAC funcione en forma bipolar existen diversas alternativas. Si
bien las soluciones que, en general, adoptan los fabricantes están encaminadas a
facilitar al usuario la realización, a partir del mismo chip, de conversores digitales
analógicos unipolares. En este sentido, el procedimiento más utilizado consiste en
derivar (restar) una corriente constante (corriente de offset) a la corriente de salida del
conversor unipolar:
Ejemplo:
79
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
En este caso
I out =
Vref
2 n
R
[2 n −1
S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S 0 ]
Por tanto
V
[
Vout = R out ref 2 n −1 S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S 0 − I offset
n
2 R
]
Como
Voffset
I offset =
R offset
Entonces
V
n
[ V
Vout = R out ref 2 n −1 S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S 0 − offset
R offset
]
2 R
V
Vout = − R out offset
R offset
V
n
[ V
Vout = R out ref 2 n −1 + 2 n − 2 + ..... + 2 + 1 − offset
R offset
]
2 R
V
n
[ V
Vout = R out ref 2 n −1 S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0 − offset = 0
R offset
]
2 R
Resultando:
Vref
2 n
R
[2 n −1
S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0 =] Voffset
R offset
[2 n −1
S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0 =] Voffset R.2 n
R offset Vref
Ahora si se quiere que la señal de salida sea simétrica, el valor del decimal equivalente
al código digital de entrada para Vout =0 debe ser igual a:
2n
2
Es decir,
[2 n −1
S n −1 + 2 n − 2 S n − 2 + ..... + 2S1 + S0 =] 2n
2
2 n Voffset R.2 n
=
2 R offset Vref
Por tanto
Voffset Vref
=
R offset 2R
81
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Alimentación analógica y digital: Por lo general los DAC se alimentan con voltajes
bipolares (±VCC) en su parte analógica y con un voltaje unipolar (VDD) en su parte
digital. El tipo de interfase de entrada de datos con las diferentes familias lógicas (TTL,
ELC, CMOS,…) es función del valor de VDD.
Tierra analógica y digital: Generalmente, existen, dos terminales de tierra: uno para la
parte digital (entrada de datos) DGND (Digital Ground) y otro para la parte analógica
(salida analógica) AGND (Analogic Ground). Estas dos tierras no están conectadas
internamente en el chip. Su aislamiento tiene por finalidad evitar pequeñas diferencias
de potencial producidas por la caída de tensión que se origina en las venas del circuito
impreso debido a que estas últimas siempre van a presentar una cierta resistencia e
inductancia. Es conveniente que ambos terminales se conecten a un mismo punto
(preferiblemente a la tierra de la fuente de alimentación). Los fabricantes suelen dar
indicaciones precisas sobre esta conexión.
Entradas digitales. En ellas se aplican los datos digitales que hay que convertir.
Salida analógica: La salida analógica puede ser una tensión o una corriente. En
algunos chips existen ambas.
82
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Interfaz de entrada digital: Se refiere al tipo de interfaz digital de entrada (TTL, ECL,
CMOS, etc.)
83
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Los errores que se presentan en la conversión digital analógica, se deben, sobre todo,
a las desviaciones que se producen entre los valores de las salidas ideal y real.
Error de cero o decalaje (error de offset): Es la señal analógica que aparece a la salida
de un DAC cuando tiene todas sus entradas digitales en cero (000…000). Este error
es debido a la existencia de una traslación de la característica real respecto a la ideal
y se puede corregir mediante un potenciómetro externo de ajuste de cero (offset).
84
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Error de linealidad (lineality error): Este error existe cuando, incrementos iguales en el
código digital de entrada, produce incrementos iguales en la señal analógica de salida.
Este error no es posible corregirlo mediante ajustes externos.
Error de transición de un DAC. a. Ejemplo de los posibles estados transitorios entre los
códigos de entrada 0000 y 1011. b. Diferencia entre la salida real e ideal en un DAC
con un error de transición.
Estas necesidades, unidas a la cada vez más frecuente utilización de los sistemas
digitales en el tratamiento de la información, son las que han llevado a desarrollar los
llamados Sistemas de Adquisición de Datos, constituidos básicamente, y de forma
general, por: multiplexores analógicos, amplificadores de instrumentación, filtros,
circuitos de muestreo y retención, conversores analógico digital, sistema de control (µP,
por ejemplo).
Los sistemas de adquisición de datos se pueden clasificar desde el punto de vista del
número de canales de entrada en: monocanales y multicanales.
86
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Sistema monocanal
Sistemas multicanal
87
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Para reducir al máximo el tiempo invertido en la conversión de cada canal, una vez
dada la orden de retención (hold) al S/H (y mientras el ADC realiza la conversión de
dicha muestra) se le puede dar la orden al multiplexor de selección del siguiente canal,
de esta forma el tiempo de conmutación del multiplexor no influye (siempre que este
tiempo sea inferior al de conversión del ADC) en el tiempo de conversión del sistema.
Este sistema se caracteriza por utilizar un circuito S/H por cada canal. La unidad de
control da la orden de toma de muestra (sample) simultáneamente a todos los circuitos
S/H. Tras la toma de muestras, la unidad de control pasa simultáneamente a todos los
S/H a modo hold. A continuación, la unidad de control direcciona al multiplexor y da la
orden de inicio de conversión (SC) al ADC. Cada vez que termine la conversión de un
canal, el ADC emite una señal de fin de conversión EOC para que el sistema de control
direccione otra vez al multiplexor seleccionando otro canal. Cuando se hayan convertido
todos los canales se vuelve a realizar la toma de muestras repitiéndose el proceso.
88
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
89
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
El circuito contiene:
Adecuador de Nivel.
El amplificador operacional µA 741 actúa como separador o buffer para evitar que el
resultado del divisor resistivo se modifique con la impedancia de entrada del conversor
(este seguidor de voltaje se puede eliminar porque la impedancia de entrada del
conversor es mucho mayor que la resistencia de 1K).
Características:
90
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Pin 1: Vagnd. Tierra analógica (común para Vx, Vref, VDD, VEE).
Pines 4,5,6: R1, R1/C1,C1.Componentes para lograr la rampa de integración con una
frecuencia de reloj de 66 KHz y un tiempo de conversión de 250ns
R1 = 470k para VREF= 2V
R1 = 27k para VREF=200mV
C1 = 0.1 µF
Pines10, 11: Clk1 y Clk0.Conexiones del resistor que garantiza que el oscilador interno
trabaje a una frecuencia de reloj Fclk de 66kHz.
Pin 13: VSS = 0V Este es el común o “0” lógico para las salidas digitales (DU, DS,
EOC, OR). Cuando este Pin se une con el Pin 1 (Vag), el voltaje de salida está en el
rango Vag..... VDD.
Pin 14: EOC. Fin de conversión (End Of Conversion). Finalizado cada ciclo de
conversión en esta salida aparece un pulso de ancho igual a la mitad de un período de
reloj. La Razón de conversión es fClk/16400 ±1.5%.
Pin 15: OR. Exceso de rango (Over Range). Este Pin se pone en “0” siempre que:
|Vx| > VREF.
Pines 16, 17, 18, 19: DS4, DS3, DS2, DS1.Selectores de dígitos.
Pines 20, 21, 22, 23: Q0, Q1, Q2, Q3. Salidas de datos en código BCD.
91
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Q3 Información de ½ dígito.
Q3= “0” ⇒ Medio dígito encendido.
Q3= “1” ⇒ Medio dígito apagado.
UR under range.
OR over range.
92
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Circuito de visualización.
Formado por:
- Visualizador del tipo ánodo común formado por 3 dígitos (DS2, DS3 y DS4) de 7
segmentos y medio digito (DS1) para indicar el signo.
- Transistores PNP de tipo BC557 que conjuntamente con los inversores del circuito
integrado SN 7406 sirven para adecuar los niveles de voltaje y corriente de las
salidas DS1, DS2, DS3 y DS4 del conversor A/D a los niveles requeridos por el
visualizador. Las resistencias de 240 Ω se pueden sustituir por cortocircuitos
siempre y cuando el valor de las resistencias en las bases de los transistores PNP
garanticen que la corriente de saturación no sobrepase el valor máximo de
corriente de los 7 segmentos.
93
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Una posible versión del voltímetro pero usando visualizadores del tipo cátodo común.
94
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Para diseñar el circuito de visualización siempre hay que tener en cuenta que los
transistores empleados para activar cada visualizador de 7 segmentos deben tener la
carga en el colector y nunca en el emisor, esto permite saturarlos con corriente de
base constante y garantizar que la iluminación de cada visualizador de 7 segmentos
sea la misma para cualquier número mostrado, es decir, que la iluminación sea la
misma por ejemplo cuando muestra el número 8 y cuando muestra el número 1.
Configuraciones erróneas
En ambas configuraciones la carga de los transistores está en el emisor, por lo que los
transistores no podrán saturarse. La carga es variable pues depende de la cantidad de
leds encendidos, eso hace que el voltaje del emisor y por tanto el Vbe y la corriente de
base también sean variables en función de la cantidad de leds encendidos. Como
consecuencia la iluminación del visualizador de 7 segmentos va a cambiar en
dependencia del número mostrado, por ejemplo, si se muestra el número 1, los dos
leds que lo forman encenderán intensamente pero cuando se muestre el número 8, los
7 leds encenderán muy opacos.
Configuraciones correctas
95
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
La selección de la corriente que debe pasar por cada led y por tanto de la corriente de
colector del transistor depende de la intensidad de iluminación que se necesita. Cuando
se trata de un sistema como este, que trabaja multiplexando los visualizadores de 7
segmentos DS1, DS2, DS3 y DS4 , para ver cada led del visualizador de 7 segmento
tan encendido como un simplemente led de los que se usa para indicar el encendido de
un equipo, los leds de cada visualizador de 7 segmentos necesitan mucha más
corriente. Además, la iluminación necesaria y por tanto la selección de las corrientes
también depende del color de fondo o del filtro de cristal que tenga el visualizador de 7
segmentos (uno de fondo rojo o verde oscuro necesitará menos corriente por sus leds
que uno de fondo gris claro para hacerse igualmente visible).
Cuando se usa un led para indicar el encendido de un equipo, por lo general basta un
VLED=2V y una ILED=10 ma para que este se vea agradablemente encendido.
(Vcc − VLED )
R=
I LED
96
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Esta tarjeta permite realizar y comprobar todos los procesos necesarios para realizar la
conversión de una señal analógica a digital, su procesamiento digital y su posterior
reconversión a una señal analógica.
97
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
98
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Descripción:
Como la tarjeta emplea el conversor analógico digital ADC 0804 que solo permite
señales de entrada unipolares en el rango de 0 a +5v, si se quieren convertir señales
bipolares es necesario utilizar los canales 1 y 2 ya que estos tienen circuitos
adecuadores de nivel destinados para estos fines. En caso de tener señales de entrada
unipolares en el rango de 0 a 5 V es necesario usar los canales 0 y 3 que solo
incorporan circuitos de alta impedancia de entrada (Buffer).
99
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
V− = Vsal
P2 P1
V+ = Vref + Vent
P1 + P2 P1 + P2
P2 P1
Vsal = Vref + Vent
P1 + P2 P1 + P2
Si P1 = P2
Vref Vent
Vsal = +
2 2
Por tanto:
Pero
100
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Esquema interno.
Distribución de Pines.
1- Vcc.
2- Offset.
3- Entrada.
4- -Vcc.
5- Salida.
6- Capacitor.
7- Referencia.
8- Señal S/H.
Es decir,
∂ Vent LSB
Si > entonces,
∂ t 2 t conv
max
101
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
1
± LSB
∂ Vent 2
≤
∂ t ∆TA
max
∂ Vent LSB
Ahora, si ≤ entonces,
∂ t 2 t conv
max
Dado que ∆TA << Tconv. , la máxima variación de las señales de entrada con S/H es
notablemente superior a la permitida sin S/H. sin embargo, los errores propios del S/H
se sumaran al resto del sistema.
102
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Para la selección del canal deseado, se emplean los conmutadores conectados a los
pines 10(B) y 11(A) de modo que:
B A Canal
0 0 0
0 1 1
1 0 2
1 1 3
103
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Esquema en bloques.
104
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
La señal de control CS (chip select), es una señal que sirve para seleccionar el chip
tanto para la lectura como para la escritura, mientras que las señales de control, WR
(write) y RD (read), permiten, la escritura del dato analógico en el conversor y la
lectura del dato digital respectivamente. Por su parte, la señal INTR (interruption),
indica el estado y el fin de conversión.
105
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Para leer el dato digital hay esperar que la salida INTR indique el fin de conversión, es
decir, esté en nivel bajo y entonces provocar secuencialmente en las entradas CS y
RD una transición de nivel alto a bajo. Bajo estas condiciones, el sistema de control
habilita al latch de salida para que transfiera el código digital al bus de datos.
Si RD =1, las salidas de datos seguirán en estado de alta impedancia. Después que
se realiza la lectura de datos ( RD =0), la salida INTR pasa a nivel alto (INTR =1).
106
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Para operar en este modo bastaría con unir la salida INTR con la entrada WR (siempre
que CS y RD estén conectados a tierra) pero, para asegurar que el proceso de
conversión continua se inicie bajo cualquier condición, hay que añadir un circuito RC y
una compuerta AND que garanticen la transición inicial de nivel alto a bajo en la entrada
WR .
Funcionamiento
La constante de tiempo de carga del capacitor tiene que ser menor que los 100 µs que
requiere el conversor para realizar la conversión ya que es necesario que, durante el
tiempo en que la salida INTR esté en nivel alto, el capacitor se cargue y las dos
entradas de la compuerta AND y por tanto la entrada WR alcancen un nivel alto de
modo que, cuando finalice la conversión y la salida INTR pase a nivel bajo, en la
entrada WR se produzca otra transición de nivel alto a bajo y comience una nueva
conversión. De este modo, cada conversión comienza con la transición de nivel alto a
bajo de la salida INTR y la salida de datos siempre estará habilitada ya que las entradas
CS y RD permanecen conectadas a tierra.
107
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
La señal de reloj necesaria para realizar la conversión se puede obtener de dos formas:
1 1
f = =
RCLn 3 1,1RC
108
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Características
109
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Descripción de pines:
Pin 1: RC (control de rango). Conectar a tierra cuando trabaje con datos digitales
compatibles con TTL o CMOS.
Pines 14 y 15: Voltajes de referencia positivo Vref (+) y negativo Vref (-).
Pin 16: Compensación de frecuencia. Poner un capacitor de 0.1µf entre los pines 3 y
16 para evitar oscilaciones.
Esquema funcional
Las entradas digitales A8.....A1, contienen la información o código digital que se quiere
convertir en su correspondiente valor analógico y se usan para accionar los
conmutadores electrónicos. De modo que:
I out =
I
2 n
[2 n −1
A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8 ]
I out =
I
2 n
[2 n −1
A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8 ]
110
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Vref ( −) = Vref ( + ) − IR 1
Vref ( + ) − Vref ( −)
I=
R1
Vref ( + ) − Vref ( −) 5V
I= = = 5mA
1K 1K
Vout =
2 n
2[
I n −1
]
A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8 R out
111
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
2 n −1 A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8
= 0 , Vout = 0
2n
2 n −1 A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8
= 1 , Vout = I R out = 5V (Máximo voltaje de salida
2n
unipolar)
I out = I′out + I R
I n −1
Vout = R out
2 n
2 [ ]
A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8 − I R
112
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
V
Como I R = entonces,
R
I n −1
Vout = R out
2n
2 [ V
A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8 −
R
]
Como en la tarjeta el voltaje analógico de las entradas bipolares es simétrico entonces
se debe lograr que el voltaje de salida analógico bipolar también sea simétrico por lo
que, cuando el código digital de entrada al DAC sea el equivalente a la mitad del
número máximo de niveles posibles, es decir, cuando
[2 n −1
]
A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8 =
2n
2
I V I V
Vout = R out − = 0 Por tanto =
2 R 2 R
Como en la tarjeta el voltaje analógico de las entradas bipolares está en el rango de -5V
a 5V entonces se debe lograr que el mínimo voltaje de salida analógico bipolar sea igual
-5V cuando todos los bits estén en “0”, es decir, cuando
[2 n −1
]
A1 + 2 n − 2 A 2 + ..... + 2A 7 + A 8 = 0
V
Vout = R out − = −5V
R
113
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Los conversores digitales analógicos entregan a su salida una señal con cambios
bruscos de nivel, por lo que es necesario realizar un filtrado con un filtro pasa bajo de
segundo orden que suavice estos cambios.
1
F= = 1 = 2.82Khz
2πRC 2π(1.2k )( 47 nf )
R2
A vo = 1 + = 3 − 1.414 = 1.586 R 2 = 0.586R1
R1
114
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
115
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Conversores AD y DA.
Como en el conversor ADC0804 se tiene que cumplir que, 5V ≥ Vin (+) ≥ 0v,
empleamos el siguiente divisor:
1K
5V ≥ Vin ( + ) = 5V ≥0
R T + 1K
Con estos resultados debemos ajustar los voltajes en el conversor ADC 0804 de modo
que:
116
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
4.1 Introducción.
Un circuito Astable es aquel que no tiene a la salida un estado estable, por lo que su
salida permanece oscilando entre dos posibles estados semiestables sin necesidad de
agente externo. Se emplea principalmente como generador de onda cuadrada, cuyo
ciclo útil y período pueden variarse a través de la constante de tiempo de carga y
descarga de una capacidad C.
V- = 0 V+ > V- Vo = Vz +Vbe ≈ Vz
R3
V+ = βVo ≈ βVz donde β =
R3 + R2
V+ = -βVz
117
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
V+ > V- Vo = V z
V+ = βVz
De modo que a la salida tendremos una forma de onda cuadrada con la mitad del
período en nivel alto ≈ Vz y la otra mitad en nivel bajo ≈ - Vz (es decir con 50 % de ciclo
útil) y el voltaje en el capacitor se mantiene oscilando entre βVz y -βVz.
Ecuaciones de diseño:
−t
Vc (t ) = Vfinal + (Vinicial − Vfinal )e τ
−t
Vc (t ) = Vz + (- βVz − Vz )e τ
τ = R 1C
1
Entonces:
1 + β
T = 2R1' C ln
1− β
118
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
Existen dos formas de lograr una onda cuadrada con ciclo útil ≠ 50%:
V- = 0 V+ > V- Vo = Vz +Vbe ≈ Vz
R3
V+ = βVo ≈ βVz donde β =
R3 + R2
Luego, el capacitor comienza a cargarse con una constante de tiempo (R//R)C hacia el
valor (Vp + Vz ) / 2 .Cuando su voltaje supera el valor de voltaje en V+ = βVz entonces:
V- > V+ Vo = - Vz
V+ = -βVz
Por lo que ahora el capacitor estará obligado a cargarse con la misma constante de
tiempo hacia el valor de voltaje (Vp − Vz ) / 2 . Cuando el voltaje en el capacitor alcance
un valor más negativo que V+ = -βVz entonces:
V+ > V- Vo = V z
V+ = β Vz
De modo que a la salida tendremos una forma de onda cuadrada con un ciclo útil ≠ 50 %
y el voltaje en el capacitor se mantiene oscilando entre βVz y -βVz.
119
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
V- = 0 V+ > V- Vo = Vz +Vbe ≈ Vz
R3
V+ = βVo ≈ βVz donde β =
R3 + R2
Luego, el capacitor comienza a cargarse con una constante de tiempo τ= (R4).C hacia el
valor que tiene la salida (Vz) . Cuando su voltaje supera el valor de voltaje en V+ = βVz
entonces:
V- > V+ Vo = - Vz
V+ = -βVz
Por lo que ahora el capacitor estará obligado a cargarse con la constante de tiempo
τ = (R5) C hacia el valor de voltaje que tiene la salida (- Vz). Cuando su voltaje sea más
negativo que V+ = -βVz entonces:
V+ > V- Vo = Vz
V+ = βVz
De modo que a la salida tendremos una forma de onda cuadrada con un ciclo útil ≠ 50 %
y el voltaje en el capacitor se mantiene oscilando entre βVz y -βVz.
120
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
Como el integrador trabaja en régimen lineal, cuando VS=0, el capacitor puede verse
como si estuviese físicamente conectado entre la salida del integrador y tierra por lo que
el voltaje de la salida V(t) se corresponde con el voltaje del capacitor en el tiempo.
R2 R1
Vo ≈ Vz y V+ = Vz + V (t )
R1 + R 2 R1 + R 2
R2 R1
V+ = Vz + Vmín =0 Por lo que
R1 + R 2 R1 + R 2
R
Vmín = −Vz 2
R1
121
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
+ V(t )
R2 R1
Vo ≈ (-Vz) y V+ = −Vz
R1 + R 2 R1 + R 2
R2 R1
V+ = − Vz + Vmáx = 0 Por lo que
R1 + R 2 R1 + R 2
R
Vmáx = Vz 2
R1
De modo los picos de voltajes inferior Vmin y superior Vmáx de la onda triangular
generada se obtienen cuando el capacitor alcanza su máximo valor de carga en ambas
direcciones.
R
Vpico − pico = Vmáx − Vmín = 2Vz 2
R1
Vmedio = 0
Ahora si hacemos VR ≠ 0
122
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
R2 R1
VR = Vz + Vmín
R1 + R 2 R1 + R 2
R2 R1
VR = −Vz + Vmáx
R1 + R 2 R1 + R 2
Por tanto:
R + R2 R
Vmáx = VR 1 + Vz 2
R1 R1
R + R2 R
Vmín = VR 1 − Vz 2
R1 R1
R
Vpico − pico = Vmáx − Vmín = 2Vz 2
R1
R + R2
Vmedio = VR 1
R1
123
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
V0 (1 / SC) V( t ) R
V+ =0 V− = +
(1 / SC) + R (1 / SC) + R
V (t ) = −
V0
= Vc
SRC
1 dVc V
RC ∫
Vc = − V0 dt ⇒ =− 0
dt RC
La derivada del voltaje en el capacitor con respecto al tiempo no es más que la variación
del voltaje en el capacitor en el tiempo es decir:
R1
Como T1 = T2 = T/2 entonces, f =
4R 2 RC
En el integrador inversor:
dVc i
V(t ) = Vc = −
q 1
C∫
⇒ Vc = − i c dt ⇒ =− c
C dt C
124
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
La corriente por el capacitor ( ic), es igual a la corriente que circula por la resistencia
pues el operacional no consume corriente, es decir:
± Vz − Vs
ic =
R
Es decir, T1≠T2 y la forma de onda en la salida V(t) es una onda triangular asimétrica
debido a la carga y descarga del capacitor con la misma constante de tiempo hacia
diferentes valores de voltaje.
R 1 Vs
2
T = T1 + T2 ⇒ f = 1 −
4R 2 RC Vz
En el disparador regenerativo:
V- = V (t)
125
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
R2
Sí V+ > V- entonces, Vo ≈ Vz y V+ = Vz
R1 + R 2
Cuando Vo ≈ Vz, Q2 se satura por lo que a la entrada y a la salida del seguidor de voltaje
aparecerá –Vm. Como el integrador es inversor, el capacitor empieza a cargarse hacia
Vm y el voltaje en V- comienza a crecer hasta hacerse igual a V+.
R2
Sí V- > V+ entonces, Vo ≈ - Vz y V+ = −Vz
R1 + R 2
Es decir, el capacitor alcanza sus máximos valores de voltaje en ambos sentidos cada
vez que el voltaje en V- coincide con el valor de V+.
R2
Vmáx = Vz
R1 + R 2
R2
Vmín = −Vz
R1 + R 2
R2
Vpico − pico = Vmáx − Vmín = 2Vz
R1 + R 2
En el integrador inversor:
V(t ) = Vc = −
1
∫ (± Vm )dt
RC
126
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
dVc (± Vm )
⇒ =−
dt RC
La derivada del voltaje en el capacitor con respecto al tiempo no es más que la variación
del voltaje en el capacitor en el tiempo es decir:
V R2
(RC )
Vmáx - Vmín (-Vm ) Vmáx - Vmín V
=− ⇒ = m ⇒ T1 = 2 z
T1 RC T1 RC Vm R1 + R 2
V R2
(RC )
Vmín - Vmáx V V - Vmín V
= − m ⇒ máx = m ⇒ T2 = 2 z
T2 RC T2 RC Vm R1 + R 2
Es decir, T1=T2 y la forma de onda en la salida V(t) es una onda triangular simétrica
debido a la carga y descarga del capacitor con la misma constante de tiempo hacia
valores simétricos de voltaje.
Vm R 1 + R 2
Como T1 = T2 = T/2 entonces, f =
4Vz RC R 2
En la expresión anterior puede verse que la frecuencia varía linealmente con el voltaje
de modulación.
127
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
R2
Vo ≈Vz V+ = β Vo ≈ βVz = Vz (Estado estable)
R1 + R 2
El capacitor C1 comienza a cargarse hacia el valor que tiene la salida con una constante
de tiempo RcC1 pero solo puede alcanzar el valor del voltaje umbral del diodo D1.
Si se produce un pulso de disparo con un nivel tal que el voltaje en V+ llegue a ser
menor que Vc, entonces:
R2
Vo ≈ - Vz V+ = βVo ≈ −β Vz = − Vz (Estado semiestable)
R1 + R 2
Y el capacitor C1 comienza a cargarse hacia el valor que tiene la salida con una
constante de tiempo RcC1 pero solo puede alcanzar el valor del voltaje en V+ pues
cuando Vc se haga menor que V+ el circuito volverá a su estado estable.
−t
Vc (t ) = Vfinal + (Vinicial − Vfinal )e τ
R2
Para t =T Vc (t ) = −βVz donde β =
R1 + R 2
−T
− βVz = − Vz + (Vumbral − (− Vz ) )e R C C 1
128
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Generadores y Conformadores de Ondas.
Vumbral
1 + Vz
T = RC ln
1− R2
R1 + R 2
129
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
(2) Entrada de disparo (Trigger). Si en este terminal, se aplica un pulso con una
amplitud menor que 1/3 de Vcc, la salida del comparador 2 se pone en “1” y el biestable
RS se setea por lo que, su salida Q se pone en “1” y la salida Q negada, se pone en
“0”, provocando que la salida del 555 vaya a “1”.
(4) Restaurador (Reset). Si en este terminal se aplica un voltaje bajo (entre 0 y 0.4V), el
transistor Qr se satura y pone a la entrada del buffer un “1” por lo que la salida del 555
se pone en “0” independientemente de los estados de las otras entradas. Para evitar
reseteos indeseables se debe poner este pin directamente a Vcc.
(5) Control (Control). El voltaje en este terminal se puede variar entre el 45 y el 90% de
Vcc en la operación como monoestable y entre 1,7V y Vcc en la operación como
astable. En caso de no usar este pin , se debe conectar a tierra a través de un capacitor
de 0.01uF.
130
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
(6) Umbral. (Threshold). Si en este terminal, se aplica un voltaje mayor que 2/3 de Vcc,
el comparador 1 pone un “1” en su salida y el biestable RS se resetea por lo que, la
salida Q se pone en ”0” y la salida Q negada se pone en “1”, provocando que la salida
del 555 vaya a “0”. Este pin requiere para una correcta operación, al menos una
corriente de 0.1 uA.
(7) Descarga (Discharge). En este pin, por lo general, se conecta el capacitor externo
que determina la constante de tiempo RC del dispositivo, de modo que, con la
saturación del transistor de descarga Qd, se produce la descarga del capacitor a tierra.
5.2.1 Monoestable.
Un circuito Monoestable es aquel que posee dos estados, uno estable y otro
semiestable. El circuito, caerá en su estado semiestable después de ser disparado y
permanecerá en él un tiempo que es determinado por la red RC externa.
131
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
Funcionamiento:
Como la entrada de disparo está al aire, puede parecer impredecible el estado estable
de la salida del monoestable pero, haciendo el siguiente análisis podemos deducir cuál
es:
132
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
Cuando se aplica un pulso de disparo con una amplitud menor de 1/3 de Vcc, la salida
del comparador 2 se pone en nivel alto, el biestable se setea, la salida Q se pone en “1”
y la salida Q negada en “0” por lo que, el transistor de descarga Qd se corta permitiendo
la carga del capacitor C, la salida del monoestable se pone en “1” y se mantiene en ese
nivel hasta que el voltaje en el capacitor C alcance los 2/3 de Vcc , momento en el cual,
el comparador 1 pone su salida en “1”, el biestable se resetea, la salida Q se pone en
“0” y la salida Q negada en “1” por lo que, la salida del monoestable vuelve a su estado
estable (“0”) y el transistor de descarga se satura descargando al capacitor.
− t
VC ( t ) = Vcc + (0 − Vcc) e RC
2
para t = T VC ( t ) = Vcc Por lo que
3
Es importante destacar que todo lo anterior es válido si la duración del pulso de disparo
es mucho más estrecha que T. Si la duración del pulso de disparo es comparable con T,
entonces la solución es la siguiente:
133
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
134
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
5.2.2 Astable.
Un circuito Astable, es aquel que no posee ningún estado estable, es decir posee dos
estados semiestables entre los cuales su salida se mantiene oscilando sin necesidad
de agente externo.
135
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
Funcionamiento:
Para calcular el tiempo que demora el astable en cada uno de sus estados
semiestables:
t
−
( R B )C
VC ( t ) = 0 + (2 / 3Vcc − 0) e
1
para t = TB VC ( t ) = Vcc Por lo que
3
TB = (R B )C ln 2 C en µf, R en MΩ y t en segundos.
2
para t = TA VC ( t ) = Vcc Por lo que
3
136
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
TA = (R A + R B )C ln 2 C en µf, R en MΩ y t en segundos.
T = TA + TB
1
f =
T
1
f =
0,69(R A + 2R B )C
TA = TB = (R A + R B )C ln 2 C en µf, R en MΩ y t en segundos.
137
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
0.722
f =
RC
138
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
A pesar de que las constantes de tiempo de carga y descarga del capacitor coinciden,
la señal de salida no es una onda cuadrada con 50% de ciclo útil ya que la carga y
descarga del capacitor se realiza a través del mismo resistor R pero hacia niveles no
simétricos (la diferencia entre el nivel mas alto de la salida y el nivel superior del voltaje
umbral no es exactamente igual a la diferencia entre el nivel inferior del voltaje umbral y
el nivel mas bajo de la salida). Esta situación se puede corregir agregando un resistor
entre la fuente de alimentación y los terminales 2 y 6.
Para cualquier valor de R1 y Vcc, el valor de R2 que produce el 50% de ciclo útil puede
determinarse experimentalmente. La frecuencia puede variarse sin variar el ciclo útil
variando simplemente el valor del capacitor.
139
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
5.3 Aplicaciones.
Funcionamiento:
140
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
Como se puede observar, durante el tiempo que demora la carga del capacitor de 470u
hasta los 2/3 de Vcc, el led indicador de tiempo de espera está encendido pero
transcurrido ese tiempo se apaga indicando que el refrigerador ya está energizado.
Los contactos 1S1 y 1S2, son opcionales. Durante el tiempo de espera, 1S2 está
abierto y IS1 está cerrado para alimentar al 555 y al transistor T1.Transcurrido el tiempo
de espera, 1S2 se cierra para energizar la bobina del relevador P1 directamente e
independiente del resto del circuito y 1S1 se abre para desenergizar al 555, al transistor
T1 y a la base del transistor T2. Con esto, los capacitores de 100µf y 470µf se
descargan completamente para que, si se va y viene la corriente muy rápidamente ellos
garanticen las condiciones iniciales descritas para este diseño, además reduce el
consumo de energía del circuito y aumento la eficiencia del mismo. El capacitor de 47µf
garantiza que la alimentación del 555, del transistor T1 y de la base del transistor T2
solo desaparezca después que la bobina del relevador P1 ya este energizada
directamente a través del contacto 1S2.
Este circuito está formado por, un astable oscilando a 60 Hz, una salida push pull de
transistores pares complementarios y un transformador de fuerza con núcleo de hierro
laminado.
141
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
Funcionamiento:
Cuando la salida del 555 está en nivel alto, el transistor NPN se satura por lo que la
corriente de la fuente Vcc circula por, el transistor NPN, el capacitor de salida de
2500µf, el inductor de 1H y por el primario del transformador a tierra. Cuando la salida
del 555 esta en nivel bajo, el transistor PNP se satura y la energía almacenada en el
capacitor de 2500µf que sirve como fuente de alimentación permite la circulación por el
primario del transformador de una corriente de igual magnitud y de sentido contrario que
la que circuló anteriormente.
Estas variantes tienen como inconveniente que la salida del 555 no tiene 50 % de ciclo
útil por lo que, el trabajo y el calentamiento de los transistores no es parejo, y la
posibilidad real de saturación del núcleo del transformador y por tanto la ineficiencia es
mayor. Para eliminar esa desventaja, se pone al astable a oscilar a una frecuencia
mucho más alta seguido de una cadena de divisores de frecuencia terminada en un
divisor por dos para garantizar una onda cuadrada de 60Hz con 50 % de ciclo útil.
142
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
143
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
Funcionamiento:
144
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Temporizador Integrado 555.
Vb Vcc − 2Vd
IR = = , ahora si hacemos I b << I R entonces, I d ≈ I R
R R
2Vd − Vbe
2Vd = I e R e + Vbe Por lo que Ie =
Re
Vd dV
=C c
Re dt
2 1
C Vcc − Vcc
=
Vd 3 3
Re T
VccR e C 3Vd
T= f =
3Vd VccR e C
145
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Osciladores Sinusoidales.
6.1 Introducción.
Ahora, si suponemos que todo el lazo trabaja linealmente y que el amplificador y/o la red
de realimentación contienen elementos reactivos entonces, la única forma de onda
periódica que mantiene su forma al ser transmitida desde los terminales de entrada, a
través del amplificador, la red de realimentación y el inversor, es la sinusoide. La
condición X’f = X s para una onda sinusoidal implica que, la amplitud, la fase y la
frecuencia de X’f y X s sean idénticas.
”La condición de oscilación o condición necesaria para que existan las oscilaciones
consiste en que, la ganancia del lazo debe ser igual a la unidad es decir, -βA=1”. Esto
implica que, el módulo de la ganancia del lazo βA sea igual a 1 y que el
desplazamiento de fase total sea igual a cero”.
Puesto que el cambio de fase introducido en una señal al ser transmitida a través de
una red reactiva siempre es función de la frecuencia, podemos enunciar el siguiente
principio:
146
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Osciladores Sinusoidales.
X,f A
Af = =
X s 1 + βA
Pues si -βA=1 ⇒ βA= -1 y que Af = ∞ Que significa que hay señal de salida sin aplicar
de señal de entrada.
“En todos los osciladores prácticos la ganancia del lazo es ligeramente superior a la
unidad y la amplitud de las oscilaciones está limitada por alguna alinealidad”.
147
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Osciladores Sinusoidales.
Vo
Análisis del Amplificador A =
Vf
Vo Vo R Vo R
− Vf = IR I= − Vf = = −1 + 1
R + R1 R + R1 Vf R
Vf
Análisis de la red β=
Vo
R Z2 Z4
VF = VB VB = VA VA = Vo
Z1 Z3 Z5
148
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Osciladores Sinusoidales.
Por tanto:
VF R Z2 Z4
= • •
Vo Z1 Z 3 Z 5
VF − j(ωRC )3
=
(
Vo 1 − 6(ωRC )2 + j 5ωRC − (ωRC )3 )
VF 1 1
= Haciendo α =
Vo 1 6 5 ωRC
+ − +1
− j(ωRC )3 jωRC (ωRC )2
VF 1
Vo
=
(
1 − 5α − 6 jα + jα 3
2
)
Para encontrar la expresión de la frecuencia de oscilación vamos a separar parte real e
imaginaria y a calcular la fase del número complejo
β=
Vf
=
(1 − 5α 2 ) +J
(6α − α3 )
Vo
(1 − 5α 2 )2 + (6α − α3 )2 (1 − 5α 2 )2 + (6α − α3 )2
6α − α3
θ = arctg
1 − 5α 2
1
De modo que, para θ = 180°, 6α − α 3 =0 α = 6 , = 6
ωRC
1
f= Frecuencia de Oscilación
2π 6RC
149
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Osciladores Sinusoidales.
Vf 1 −1
β= = =
(
V0 1 − 5 ⋅ 6 − J 6 6 − 6 6 ) 29
Y por último vamos a calcular el valor de la ganancia del amplificador A para que se
cumpla la condición de oscilación.
Como el βA debe ser mayor o igual que 1 para que las oscilaciones sean sostenidas
1
βA = − A ≥ 1 ⇒ A ≥ 29
29
Es decir, la ganancia del amplificador básico debe ser ≥ 29 para garantizar oscilaciones
sostenidas.
1 R R
βA = − − 1 + 1 ≥ 1 ⇒ 1 ≥ 28
29 R R
Vo
Análisis del Amplificador A =
Vf
Vf Vo R
V − = Vf = IR 2 Vo = I(R 1 + R 2 ) Vo = (R 1 + R 2 ) = 1 + 1
R2 Vf R 2
Vf
Análisis de la red β =
Vo
1 1 1 R
Z1 = R + =R+ Z 2 = R // =
SC jωC SC 1 + jωRC
150
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Osciladores Sinusoidales.
VF ωRC
β= =
Vo j(ωRC )2 + 3ωRC − j
VF α 1
β= =
(
Vo 3α − j 1 − α 2
=
) 1− α2
3 − j
α
1− α2
α
β=
3
+j
2 2
1− α2 1− α2
32 + 3 +2
α α
1− α2
θ = arctg
3α
1
f = Frecuencia de Oscilación
2πRC
151
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Osciladores Sinusoidales.
VF α 1 1
β= =
(
Vo 3α − j 1 − α 2 )
=
1− α2
3 − j
=
3
α
Y por último vamos a calcular el valor de la ganancia del amplificador A para que se
cumpla la condición de oscilación.
Como el βA debe ser mayor o igual que 1 para que las oscilaciones sean sostenidas
1
βA = A ≥ 1 ⇒ A ≥ 3 ; es decir, la ganancia del amplificador básico debe ser ≥ 3
3
1 R R
βA = 1 + 1 ≥ 1 ⇒ 1 ≥ 2
3 R 2 R2
152
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Una fuente de alimentación regulada para garantizar la estabilidad del voltaje de salida,
adiciona a la fuente no regulada un bloque denominado regulador de voltaje cuya
variación del voltaje de salida con respecto a las variaciones, de temperatura, de voltaje
de la línea y de corriente de carga puede expresarse como:
∂Vo ∂V ∂V
∆Vo = ⋅ ∆Vi + o ⋅ ∆I L + o ⋅ ∆T
∂Vi ∂I L ∂T
∆Vo = S V ⋅ ∆Vi + S R 0 ⋅ ∆I L + S T ⋅ ∆T
Los coeficientes Sv, SRo, ST son los factores de estabilidad con respecto a los
parámetros antes mencionados y cuanto menor sean los valores de estos tres
coeficientes, mejor es la regulación de la fuente de alimentación y por tanto la
estabilidad de su voltaje de salida.
El uso de los reguladores de voltaje trae a su vez una dificultad para los circuitos donde
se requiere que la fuente de alimentación se considere tierra desde el punto de vista de
alterna. Pues como se sabe, la simple fuente de alimentación formada por
transformador , rectificador y filtro capacitivo se considera tierra desde el punto de vista
de alterna si el capacitor de salida se calcula de modo que su reactancia capacitiva sea
diez o cien veces menor que la resistencia de carga ahora, si a tal sistema tan sencillo
de fuente de alimentación se le adiciona un bloque regulador la fuente de alimentación
deja de ser tierra desde el punto de vista de alterna pues ningún regulador de voltaje
puede usar para su trabajo un capacitor de salida de alto valor. De modo que el mejor
regulador también debe cumplir con la condición de ofrecer la menor resistencia de
salida posible a la carga sin el uso de capacitores de salida de alto valor. Es por eso
que, por ejemplo para alimentar los amplificadores de potencia de audio donde
obligatoriamente la fuente de alimentación debe ser un perfecto cortocircuito a tierra
desde el punto de vista de alterna para reducir al máximo el zumbido de la fuente en la
señal de salida, nunca se usan fuentes de alimentación reguladas.
153
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Se dice regulador paralelo porque el diodo Zener que es el elemento regulador está en
paralelo con la carga.
Vsal = Vent − I S R S
154
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Ejemplo de cálculo
Datos
Vent = 20V
Vz = 12V
I carga = 55 mA ± 5 mA
Iz = 10 mA
Solución:
Potencia máxima que puede disipar el Zener en caso de que la carga no consuma
corriente.
Este valor debe estar muy por debajo de la potencia máxima especificada por el
fabricante.
155
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Se dice paralelo porque el transistor que es el elemento regulador está en paralelo con
la carga.
156
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Este regulador no regula frente a las variaciones de temperatura porque los transistores
del Darlington, que es el elemento regulador, están en paralelo con la carga y tanto la
corriente inversa como el voltaje de la unión base emisor son parámetros sensibles a
las variaciones de temperatura.
El regulador paralelo con diodo Zener es, de todos los reguladores paralelos, el más
usado pues, con este se obtienen aproximadamente los mismos resultados con menos
componentes y por tanto resulta el más económico.
Este regulador no regula frente a las variaciones de temperatura porque tanto la unión
base emisor del transistor como el voltaje de unión del diodo Zener son parámetros
sensibles a las variaciones de temperatura y ambos aparecen directamente a la salida
del regulador.
159
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Ejemplo de cálculo:
Datos
Vent = 18 V
Vz = 12 V
Iz=50ma
Vsal = 12 V – 0.6 V = 11.4 V
Vce = 18 V – 11.4 V = 6.6 V
I carga = 1 A
Potencia disipada por el transistor Pot transistor = (I L )Vce = (1A ) ∗ 6.6 v = 6.6 W
Potencia desarrollada en la carga Pot sal = (I L )Vsal = (1A) ∗ 11.4 v = 11.4 W
Potencia de entrada Pot ent = (Iz + Isal)Vent = (0.05A + 1A ) ∗ 18v = 18.9W
Pot sal
Eficiencia η = × 100 = 60.3%
Pot ent
En estos reguladores la eficiencia baja se debe a que por el transistor que está en
serie con la carga circula la misma corriente que consume la carga originando una
pérdida de potencia apreciable en el transistor.
Como hemos podido apreciar tanto los reguladores paralelos como lo series son
capaces de regular el voltaje de salida frente a variaciones del voltaje no regulado de la
entrada y frente a variaciones de la corriente de la carga pero no frente a variaciones de
temperatura o frente a variaciones debido a la tolerancia de los componentes. Esta
dificultad es propia de sistemas que trabajan a lazo abierto pues estos en ningún
momento toman para su regulación muestras del voltaje real de salida. Para superar
esta deficiencia se implementan los reguladores realimentados que constituyen un
ejemplo del sistema de control más sencillo que existe, donde un “amplificador de error”
amplifica la diferencia o error entre una muestra del voltaje real que hay en cada
momento en la salida y un voltaje de referencia equivalente al voltaje que realmente se
quiere en la salida. El resultado del amplificador de error se utiliza para corregir el
voltaje de salida.
160
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
En este esquema, con el divisor resistivo formado por R1 y R2 se toma una muestra
del voltaje de salida y se realimenta a la base del amplificador de error Q2 para
amplificar la diferencia entre el voltaje de la muestra y el de referencia impuesto por el
diodo Zener en el emisor de Q2. El voltaje de error amplificado actúa sobre la base del
transistor Q1 para obligarlo a cambiar su voltaje colector emisor y corregir el voltaje de
salida.
La red RC se calcula de modo que tenga muy baja impedancia a la frecuencia del
rizado de la fuente no regulada , con lo que el transistor Q2 “ve” el rizado como una
variación más del voltaje de salida y corrige esta variación.
162
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Este regulador es inmune a las variaciones de temperatura porque aunque las uniones
base emisor de los transistores y el voltaje de unión del diodo Zener son parámetros
sensibles a las variaciones de temperatura, el sistema realimentado corrige el voltaje de
salida similar a cuando hay una variación del voltaje de entrada o de corriente en la
carga.
Variante 1:
163
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
De esta forma, la corriente máxima que circulará por la carga (despreciando las
corrientes por Rs y R1 frente a la corriente de carga) queda limitada a
Vd 0.6 v
I SC = I MAX = =
R SC R SC
Variante 2:
VbeQ = I SC ⋅ R SC
de esta forma, la corriente máxima que circulará por la carga (despreciando las
corrientes por Rs y R1 frente a la corriente de carga) queda limitada a
Vd 0.6 v
I SC = I MAX = =
R SC R SC
164
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
7.5.1 Regulador con voltaje de salida ajustable desde ≈ Vref hasta Vsal máx.
Para que el regulador pueda ajustar su voltaje de salida y mantener la regulación, todos
los transistores del circuito deben operar en régimen lineal en cualquier posición del
cursor, es decir nunca pueden cortarse o saturarse.
R1* nunca debe ser igual a cero porque en este caso cuando el cursor estuviera en el
extremo superior de P, el transistor Q2 que tiene su voltaje de emisor fijo por el voltaje
de referencia impuesto por el diodo Zener, estaría sometido a una diferencia de
potencial base emisor tan alta que se saturaría.
R2* nunca debe ser igual a cero porque en este caso cuando el cursor estuviera en el
extremo inferior de P, el transistor Q2 que tiene su voltaje de emisor fijo por el voltaje de
referencia impuesto por el diodo Zener, estaría sometido a una diferencia de potencial
base emisor tan baja que se cortaría.
Por tal motivo, los valores de R1*, P y R2* se deben escoger de modo que, en la
posición superior del cursor, el transistor Q2 tenga el voltaje base emisor máximo
permisible dentro de la región activa , en la posición inferior del cursor, el transistor Q2
tenga el voltaje base emisor mínimo permisible dentro de la región activa y en la
posición central del cursor, el transistor Q2 tenga el voltaje base emisor que le permita
estar polarizado aproximadamente en el centro de la región activa.
Vsal máx
Si Vref ≈ y Vref >> Vbe Q 2 máx + VR1*
2
Entonces
Es por ello que se dice que este regulador ajusta el voltaje de salida desde ≈ Vref hasta
Vsal máx.
Si, en esta posición del cursor donde el voltaje de salida y la corriente que circula por
R1* toman sus valores mínimos y la corriente de base de Q2 toma su máximo valor
garantizamos, que la corriente de base de Q2 sea despreciable frente a la corriente que
circula por R1* entonces, para esta y cualquier otra posición del cursor podemos aplicar
un divisor de voltaje para calcular el voltaje en R1*. De modo que:
R
*
Vsal min = Vref + Vbe Q 2 máx + VR1* = Vref + Vbe Q 2 máx + Vsal min * 1
*
R
1 + P + R 2
R1
Vsal min = (Vref + VbeQ 2 máx )1 +
*
*
P + R 2
166
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Vsal min
I R1 mín =
R1 + R 2
(
Vref + Vbe Q 2 máx = I R1 min ⋅ P + R 2
*
)
Con el cursor en el centro de la resistencia variable P, los transistores Q1 y Q2 deben
tener los voltajes de base emisor necesarios para trabajar aproximadamente en el
centro de la región activa y el voltaje de salida debe corresponder aproximadamente
con la mitad del rango de ajuste.
R1
Vsal cent = Vref + Vbe Q 2 cent + Vsal cent
R1 + R 2
R
Vsal cent = (Vref + Vbe Q 2 cent )1 + 1
R2
Vsal cent
I R1 cent =
R1 + R 2
167
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
R 1* + P
Vsal máx = (Vref + Vbe Q 2 mín )1 + *
R 2
Vsal máx
I R1 máx =
R1 + R 2
Ahora solo nos falta encontrar las expresiones necesarias para el cálculo de la
resistencias Rs y Rb
De modo que para garantizar que el voltaje de salida sea ajustable variando la posición
del cursor y que el voltaje de salida no se caiga por falta de corriente por Rb para el
máximo consumo de corriente por la carga debemos obligatoriamente minimizar la
influencia de la corriente de carga en la corriente de base de Q1 usando una
configuración Darlington para Q1.
169
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Vz = Ic Q R C + Vbe Q
Vz − Vbe Q Vz
Ic Q = Icte = ≈ = Ib Q1 cent para I L máx + Ic Q 2 cent
Rc Rc
Vent − Vz
R= para Ib despreciable frente a I R
IR
170
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Si se quiere variar el voltaje de salida partiendo de cero V se debe emplear como fuente
de voltaje no regulado una fuente doble.
Vsal máx
Si Vref ≈ y Vref >> Vbe Q 2 máx + VR1*
2
Entonces
171
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Es por ello que se dice que este regulador ajusta el voltaje de salida desde ≈ 0 V hasta
Vsal máx.
Si, en esta posición del cursor donde el voltaje de salida y la corriente que circula por
R1* toman sus valores mínimos y la corriente de base de Q2 toma su máximo valor
garantizamos, que la corriente de base de Q2 sea despreciable frente a la corriente
que circula por R1* entonces, para esta y cualquier otra posición del cursor podemos
aplicar un divisor de voltaje para calcular el voltaje en R1*. De modo que:
*
= (V1 + V2 − Vce máx ) *
R1
VR1*
*
R
1 + P + R 2
*
Vsal min = −V2 + Vref + Vbe Q 2 máx + (V1 + V2 − Vce máx ) *
R1
*
R
1 + P + R 2
*
Vsal min = − V2 + Vref + Vbe Q 2 máx + (V2 + Vsal min ) * 1
R
*
R
1 + P + R 2
R1
*
De esta expresión se puede calcular el valor exacto que debe tener la fuente V2 para
que el Vsal min. sea igual a cero.
172
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
173
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
la misma proporción en que había disminuido el voltaje de salida (regulador lineal) con
lo que este se restablece.
En este regulador, aunque la unión base emisor del transistor Q1 está directamente
conectada a la salida y es un parámetro sensible a las variaciones de temperatura, el
voltaje de salida no varía con variaciones de temperatura debido a que el esquema está
realimentado negativamente.
Vent − Vref
R=
Iref
R2
V + = Vref V − = Vsal
R1 + R 2
R
Vsal = Vref 1 + 1
R2
174
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
7.6.1 Regulador con voltaje de salida ajustable desde ≈ Vref hasta Vsal máx.
Con el cursor en el centro del potenciómetro, la diferencia de voltaje entre los terminales
V+ y V- es tal que, el voltaje de salida del amplificador operacional polariza al l
transistor en el centro de su región lineal. En este caso, el voltaje de salida puede ser
aproximadamente igual a la mitad del rango de variación posible.
R *2 + P
V + = Vref V − = Vsal * 2
R + P + R *2
1
R* + P + R*
Vsal = Vref 1 * 2
R2 + P
2
En esta estructura nunca deben excluirse las resistencias R1* y R2* porque, esto puede
provocar la operación incorrecta del regulador en posiciones extremas del cursor.
Observe que para R2* =0 , si el cursor está en el extremo inferior, el amplificador
operacional sale de régimen lineal y se comporta como un comparador, de la misma
forma , para R1*=0, si el cursor está en el extremo superior, el amplificador operacional
se debe comportar como un seguidor del voltaje de referencia pero, si el voltaje de
referencia es menor que el mínimo voltaje que pone el amplificador operacional de
doble fuente cuando se alimenta con una fuente simple entonces , el circuito también
sale de régimen lineal , pues tendrá V+= Vref y V-=Vsal=2.4 V.
Si se quiere variar el voltaje de salida partiendo de cero V se debe emplear como fuente
de voltaje no regulado una fuente doble.
176
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
7.6.2 Regulador con voltaje de salida ajustable desde ≈ 0V hasta Vsal máx.
La fuente de voltaje V1 debe ser capaz de suministrar la máxima corriente que pida la
carga, mientras que la fuente V2 solo se usa para lograr que el voltaje de salida se
pueda ajustar a partir de cero V. Observe que el valor de la fuente V2 se obtiene de una
fuente negativa y de un potenciómetro que sirve para ajustar el voltaje mínimo de salida
a cero V.
V + = −V2 + Vref
R2
V − = −V2 + VR 2 VR 2 = (Vsal + V2 )
R1 + R 2
R2
V − = −V2 + (Vsal + V2 )
R1 + R 2
R
Vsal = Vref 1 + 1 − V2
R2
R
*
Vsal min = Vref 1 + * 1 − V2
R2 + P
177
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
R 1* + P
Vsal máx = Vref 1 + *
− V2
R 2
178
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Descripción:
179
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Un diodo led indicador de voltaje. Este led enciende siempre que la corriente de salida
no exceda el valor del límite de corriente fijado por la resistencia de cortocircuito Rsc
seleccionada.
Un led indicador de exceso de corriente. Este led enciende siempre que la corriente de
salida exceda el valor del límite de corriente fijado por la resistencia de cortocircuito Rsc
seleccionada.
Funcionamiento
Cuando la corriente que pide la carga es inferior al máximo valor de corriente limitado
por la resistencia de cortocircuito Rsc seleccionada, el led indicador de voltaje enciende
y el led indicador de corriente se apaga.
V− = 0
V + = [Vref ]
(P V − ext ) − [Vsal]
((P V − Int ) + R 2 )
(P V − ext ) + (P V − Int ) + R 2 (P V − ext ) + (P V − Int ) + R 2
Como V+=V-, entonces
Vsal = [Vref ]
(P V − ext )
((P V − Int ) + R 2 )
180
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Discretos.
Cuando la corriente que pide la carga es superior al máximo valor de corriente limitado
por la resistencia de cortocircuito Rsc seleccionada, el led indicador de corriente
enciende y el led indicador de voltaje se apaga.
V − = Isal(Rsc ) = VRsc
V + = (Vref )
(PI − ext )
(PI − int ) + (PI − ext ) + R 1
Como V+=V-, entonces
181
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
LM340K12A
LM78L05ACZ
LM Lineal Monolítico.
3 Rango de temperatura (0 a 70 °C) LM Lineal Monolítico
40 Regulador positivo 78 Regulador positivo
K Tipo de cápsula (metálica TO-3) L Baja corriente
12 Voltaje de salida 05 Voltaje de salida
A Precisión. AC Precisión
Z Tipo de cápsula
LM317T
LM Lineal Monolítico
3 Rango de temperatura
17 Nombre propio
T 1 Ampere
182
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Esquema funcional.
R *2
V + = Vref V − = (Vsal)
R 1* + R *2
R*
Vsal = (Vref )1 + *1 ⇒ Voltaje de salida fijo
R2
Es decir, el voltaje de salida fijo especificado por el dispositivo, esta determinado por los
parámetros internos Vref, R1* y R2.
Cuando la diferencia entre los voltajes de entrada y de salida es menor de 6v, el diodo
Zener no conduce, de modo que, por R4 solo circula la pequeña corriente de base de Q3
y el voltaje en R4 es despreciable frente al voltaje en RCL
VBE Q 3
I SAL ≈
R CL
Esto quiere decir que, bajo estas condiciones, este es el máximo valor de corriente que
se le puede sacar al regulador. Pues, si la corriente de salida tiende a superar este
valor, el voltaje a través de RCL y el voltaje base emisor de Q3 aumentan provocando su
conducción y por tanto la disminución de la corriente de base de Q1 y la disminución de
la corriente de salida.
Cuando la diferencia entre los voltajes de entrada y de salida es mayor de 6v, el diodo
Zener conduce una corriente apreciable y proporcional a la diferencia Vent - Vsal, de
modo que:
VBE Q 3 = I 4 R 4 + I SAL R CL
VBE Q 3 − I 4 R 4
I SAL =
R CL
Es decir que, bajo estas condiciones, el máximo valor de corriente que se le puede
sacar al regulador es menor que, el máximo valor de corriente que se le puede sacar al
regulador cuando la diferencia de voltaje entrada salida es menor de 6 V.
184
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Si la corriente de salida tiende a superar este valor, el voltaje a través de RCL y el voltaje
base emisor de Q3 aumentan provocando su conducción y por tanto la disminución de
la corriente de base de Q1 y la disminución de la corriente de salida.
Hay que evitar que accidentalmente se levante el terminal de ajuste de tierra pues si
esto ocurre el voltaje de salida del regulador coincide con el voltaje de entrada no
regulado provocando la inevitable destrucción de la carga.
El capacitor C1 se debe usar siempre que el regulador se ponga a una distancia mayor
de 5cm del filtro de la fuente no regulada. Su valor puede ser de 100 a 200 nF de disco
de cerámica, 2uF de tantalio o 50uF de aluminio.
Nunca debe emplearse estos reguladores con la mínima diferencia posible entrada
salida pues por ejemplo, si en un regulador positivo el rizado del voltaje de entrada se
hace menor que el voltaje de salida, se corre el riesgo que se destruya el regulador.
185
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
8.3 Aplicaciones.
186
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
R *2
V + = Vref V − = (Vsal ) *
R 1 + R *2
R 1*
Vsal = (Vref )1 + * ⇒ Voltaje de salida fijo
R2
Es decir, el voltaje de salida es fijo y esta determinado por los parámetros internos Vref,
R1* y R2. De modo que el voltaje de salida fijo es igual al especificado por el dispositivo.
Vsal = VR1 + VR 2
Vsal FIJO
Vsal = Vsal + + I AJUSTE R 2
R1
FIJO
Vsal FIJO
Vent − Vdropout − Vsal FIJO − + I AJUSTE R 2 = 0
R1
Vsal FIJO
+ I AJUSTE R 2 = Vent − Vdropout − Vsal FIJO
R1
Esto significa que, el voltaje en la resistencia R2 y por tanto el voltaje de salida con el
interruptor a la derecha, están determinados por los valores de, el voltaje de entrada, el
voltaje de salida fijo y el voltaje de Dropout aproximadamente de 1,5 V.
Cuando se usan los reguladores fijos para obtener un voltaje de salida variable, el
máximo valor de voltaje de salida que se puede lograr, por lo general es 4 o 5 V mayor
que el voltaje fijo por lo que esto solo se usa cuando se necesita obtener un voltaje de
salida cercano al voltaje de salida fijo del regulador que poseemos.
187
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Como criterio practico se toma Ic=0.8 (Isal máx.) e Ireg=0.2 (Isal máx.) pues, en este
caso, se usa el regulador como una fuente de voltaje regulado estable a la que solo se
le extrae una pequeña porción de la corriente de salida.
Cuando la corriente de salida es menor de 0.2 Isal máx. el regulador entrega la
corriente a la carga. Cuando la corriente de salida es igual o mayor que 0.2 Isal máx.,
el transistor Q1 conduce y entrega una corriente Ic que se le adiciona a la corriente
máxima de salida del regulador I reg. para obtener la corriente de salida. En caso de
cortocircuito la corriente máxima de salida, la del regulador y la del transistor Q1 están
limitadas por la relación de las resistencias R1 y R2.
I1 = Ie + I 3 (4) Ie = Ib + Ic (5)
I1 = Ib + Ic + I 3 (6)
Despejando Ic
Ic = I1 − Ib − I 3 (7)
Ireg = Ib + I 3 + I 2 (9)
Isal = Ib + I 3 + I 2 + I1 − Ib − I 3
Isal = I 2 + I1 (10)
I1 ⋅ R 1 = I 2 ⋅ R 2 (12)
R R
I1 = I 2 2 ⇒ I1sc = I 2 sc 2 (13)
R1 R1
R
Isal = I 2 + I 2 2
R1
R
Isal = I 2 1 + 2 (14)
R1
Ireg = Ib + I 3 + I 2 (9)
R
Isal ≈ Ireg1 + 2 (15)
R1
189
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Ireg = I 3 + Ib
0.65V I C
Ireg = +
R3 β
0.65V I C
Isal = I C + +
R3 β
β + 1 0.65V
Isal = I C ⋅ +
β R3
β + 1 0.65V
Isal = 0.8Isal ⋅ +
β R3
0.65V
R3 =
β + 1
Isal1 − 0.8
β
Para ß>>1
0.65V
R3 ≈
0.2Isal
Por lo general es difícil encontrar un transistor PNP de alta corriente y alta ß por lo
que para aplicaciones de muy alta corriente se sustituye el transistor PNP por un par
Darlington de forma que el transistor equivalente tenga alta capacidad de corriente y
alta ß.
190
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Este circuito tiene la desventaja de que los voltajes de salida no son exactamente
simétricos pues, los reguladores integrados tienen su tolerancia. Por ejemplo, se
pueden obtener +15,5 V y -14,5 V. Para corregir este inconveniente se puede usar el
circuito de doble fuente simétrica.
191
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
El objetivo es lograr la simetría de los voltajes de salida aunque los voltajes de salida no
sean exactamente los que uno quiere.
VO ⋅ R 2 V ⋅R
VA = − O 1 = 0 (Tierra virtual)
R1 + R 2 R1 + R 2
VO ⋅ R 2 (VO + 0.2) ⋅ R 1
VA = − = −0.1V
R1 + R 2 R1 + R 2
bajo estas condiciones, la unión base emisor del transistor Q2 se polariza más en
directa, como la corriente por R3 es aproximadamente constante, si Q2 pide más
corriente, el transistor Q1 conduce menos y aumenta su voltaje colector emisor por lo
que, el voltaje de salida positivo +V0 con respecto a tierra aumentará en la misma
proporción en que vario el voltaje de la salida negativa y volverá a ser simétrico con
respecto al voltaje de la salida negativa restableciéndose las condiciones iniciales de
voltaje en el punto A y para los transistores Q1 y Q2.
192
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
(VO + 0.2) ⋅ R 2 VO ⋅ R 1
VA = − = 0.1V
R1 + R 2 R1 + R 2
bajo estas condiciones, la unión base emisor del transistor Q2 se polariza menos en
directa, como la corriente por R3 es aproximadamente constante, si Q2 pide menos
corriente, el transistor Q1 conduce más y disminuye su voltaje colector emisor por lo
que, el voltaje de salida positivo +V0 con respecto a tierra disminuirá en la misma
proporción en que vario y volverá a ser simétrico con respecto al voltaje de la salida
negativa restableciéndose las condiciones iniciales de voltaje en el punto A y para los
transistores Q1 y Q2.
Esquema funcional.
Funcionalmente, estos reguladores son similares a los fijos e incluyen las mismas
protecciones pero, el voltaje de salida fijo que es el mínimo que se puede lograr es de
1,2 V.
193
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
8.5 Aplicaciones.
8.5.1 Regulador con voltaje de salida ajustable desde ≈ 1.2V hasta Vsal máx.
V + = 1.2 v V − = Vsal
Vsal = VR1 + VR 2
Vsal FIJO
Vsal = Vsal + + I AJUSTE R 2
R1
FIJO
R2
Vsal ≈ Vsal 1 +
FIJO
R 1
194
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Ejemplo:
Solución:
8.5.2 Regulador con voltaje de salida ajustable desde ≈ 0V hasta Vsal máx.
195
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Ejemplo:
Solución:
Vsal = (10ma )P
Esquema funcional
196
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Características generales
8.7 Aplicaciones.
R3=R2//R1
R2
V + = Vref V − = Vsal
R1 + R 2
197
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
R2
Vsal = Vref
R1 + R 2
si R1>>R2 , Vsal ≈0
Nota: Este regulador no varía a partir de cero ya que, el amplificador operacional está
desbalanceado al operar solo con fuente positiva, por lo que el voltaje mínimo de salida
es de 2 V.
0.65V
Rsc
R3=R2//R1
R2
V − = Vsal V + = Vref
R1 + R 2
198
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
R + R2
Vsal = Vref 1
R2
0.65V
La resistencia Rsc limita la corriente total de la estructura a
Rsc
R3=R2//R1
R2
V + = Vref V − = Vsal
R1 + R 2
R2
Vsal = Vref
R1 + R 2
Si R1>>R2, Vsal ≈0
Nota: Este regulador no varía a partir de cero ya que, el amplificador operacional está
desbalanceado al operar solo con fuente positiva, por lo que el voltaje mínimo de salida
es de 2 V.
0.65V
≈ 10ma
60Ω
0.65V
Rsc
R3=R2//R1
R2
V − = Vsal V + = Vref
R1 + R 2
200
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
R + R2
Vsal = Vref 1
R2
0.65V
La resistencia Rsc limita la corriente total de la estructura a
Rsc
Los interruptores están unidos con una línea de puntos porque cambian de posición
simultáneamente.
201
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Diferentes opciones
7.5K
V + = 7.15V V − = Vsal
7,5K + 8,2K
4K 7
V + = 7.15V V − = Vsal
4K 7 + 2K
0.65V
≈ 65ma
10Ω
Pero si se une el pin 10 con la base del transistor externo y el emisor de dicho transistor
con la resistencia limitadora de 0.6 entonces la carga dispondrá de una corriente
máxima de
0.65V
≈ 1A
0.6Ω
1A
Y la corriente que se extrae del 723 (corriente de base del transistor) es de Ib =
β
202
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Ejemplo:
1- Si se quiere alimentar una carga con 5 V y una corriente máxima de 65 ma, el voltaje
no regulado de entrada a aplicar será:
Está fuente de alimentación permite variar su voltaje de salida desde cero V debido a
que, el amplificador operacional tiene aplicada una fuente de alimentación doble y el
voltaje de referencia es de la misma magnitud pero de polaridad contraria al de la fuente
de voltaje V2 equivalente (estructura similar a la empleada en los reguladores discretos
con amplificador operacional).
El voltaje máximo de salida puede alcanzar los 30 V porque, la diferencia máxima entre
los terminales V+ y V- es de 33V-(-5V)=38V y el voltaje a través del regulador o dropout
es de 3 V.
203
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
204
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Reguladores de Voltajes Lineales Integrados.
Nota: Algunos de los voltajes que entrega la fuente de la fuente regulada solo se usan
para el funcionamiento del voltímetro digital con MC14433 que visualiza el voltaje de
salida.
V + = −V2 + Vref
V − = −V2 + VR 2
R2
VR 2 = (Vsal + V2 )
R1 + R 2
R2
V − = −V2 + (Vsal + V2 )
R1 + R 2
R
Vsal = Vref 1 + 1 − V2
R2
Con el cursor en el extremo inferior Vsal máx ≈ Vent − VDropout ≈ Vent − 3voltios
205
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
9.1 Introducción.
Se clasifican en:
Los Convertidores Conmutados sin Aislamiento Galvánico son aquellos donde no existe
diferencia entre la tierra del circuito de entrada o primario y la tierra del circuito
secundario es decir que entre la salida y la entrada existen circuitos o componentes
electrónicos que impiden determinar visualmente una frontera física entre la entrada y la
salida. Los ejemplos más clásicos de estos convertidores son los del tipo de Paso
(Chooper) dentro de los que se encuentran los convertidores de tipo Reductor (Step
Down), Elevador (Step Up), e Inversor (Inverter)
Los Convertidores Conmutados con Aislamiento Galvánico, son aquellos que usan
transformadores para separar el circuito”Primario” de los circuitos” Secundarios” para
lograr que ambos tengan referencias o tierras diferentes. En estos puede verse a simple
vista en la cara de soldadura del circuito impreso y en la cara de componentes la
existencia de una frontera física entre la entrada y la salida. Los ejemplos más clásicos
de estos son: Los convertidores tipo Fly back, Forward, Half Bridge, Full Bridge, Push
Pull.
Los Convertidores Conmutados directos son aquellos que durante el tiempo que
conduce el transistor que actúa como interruptor éste le entrega directamente la energía
206
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
a la carga mientras que, los Convertidores Conmutados Inversos son aquellos que
durante el tiempo que conduce el transistor que actúa como interruptor éste le entrega
energía a los elementos reactivos almacenadores de energía y durante su tiempo de
corte son los elementos almacenadores de energía los que le entregan la energía a la
carga.
Los Convertidores Conmutados también se pueden clasificar por la relación que existe
entre el voltaje de salida y el voltaje de entrada como: Reductores, si el voltaje de salida
es menor que el de entrada, Elevadores, si el voltaje de salida es mayor que el voltaje
de entrada y como Inversores si el voltaje de salida es de polaridad contraria que el
voltaje de entrada.
Una de las desventajas apreciables de la fuente conmutada con respecto a las fuentes
lineales radica en que las conmutadas para lograr su mayor eficiencia necesitan usar
componentes especiales.
Diodos: Como las fuentes conmutadas no usan el clásico transformador de entrada que
usan las fuentes lineales, los diodos rectificadores de la fuente no regulada de entrada
quedan prácticamente conectados a la línea, por lo que deben soportar el voltaje de la
línea y la alta corriente que consume la fuente. Por su parte, en el circuito convertidor de
las fuentes conmutadas se emplean los diodos de recuperación rápida (FRD), es decir,
diodos que pasan muy rápido del estado de conducción al de no conducción y
viceversa. En el secundario, los diodos empleados dependen del voltaje y corriente de
cada salida. En el caso de todas las fuentes conmutadas de computadoras, la salida de
5V y alta corriente (≥ 10A), emplea los diodos de barrera Schottky pues estos al tener un
207
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
voltaje umbral de sólo 0.14V consumen menor potencia que los diodos de silicio con
voltaje umbral de 0.65V.
Capacitores: Deben emplearse capacitores de muy baja resistencia serie para que en
ellos se desarrolle la menor potencia posible.
208
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Funcionamiento:
Cuando el pulso aplicado a la base del transistor está en nivel alto, el transistor se
satura y el voltaje de entrada Vin aparece en el punto A por lo que el diodo no conduce
y circula la corriente a través del transistor y el inductor hacia la carga (Convertidor
Directo) almacenándose energía en el inductor de modo que su mayor potencial está en
el punto A.
Cuando el pulso aplicado a la base del transistor cae a su nivel bajo el transistor se
corta y el inductor para oponerse a los cambios bruscos de corriente invierte su
polaridad de modo que su menor potencial está ahora en el punto A polarizando al diodo
en directa y conectando al inductor y al capacitor en paralelo para entregar la energía
almacenada a la carga RL.
209
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
En éste el voltaje necesario para saturar el transistor Q3 es independiente del valor del
voltaje de la salida y basta con disponer de un pulso positivo de nivel TTL (5V) para
saturar a Q3 y que éste sature al transistor PNP equivalente formado por Q2 y Q1 con
la carga conectada en el colector.
Donde
Vi Voltaje de entrada.
Vo Voltaje de salida.
Io Corriente de salida.
T Período o inverso de la frecuencia de Conmutación (Depende de la
frecuencia de trabajo del núcleo de ferrita del inductor).
Vo / Vi Ciclo útil o ciclo de trabajo δ = (Vo / Vi) = TON / T
Ton Tiempo de conducción del transistor de Conmutación.
∆Vo Rizado del voltaje de salida.
210
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Funcionamiento:
Cuando el pulso aplicado a la base del transistor está en nivel alto el transistor se satura
y el inductor queda en paralelo con el voltaje de entrada Vin, almacenando energía en
el inductor de modo que su menor potencial esté en el punto A. Bajo estas condiciones
no circula corriente por la carga (Convertidor Inverso).
Cuando el pulso aplicado a la base del transistor cae a su nivel bajo el transistor se
corta y el inductor para oponerse a los cambios bruscos de corriente invierte su
polaridad de modo que su mayor potencial está ahora en el punto A polarizando al diodo
en directa y circulando corriente por el inductor, por el diodo y por la carga. El voltaje de
salida es la suma del voltaje de entrada con el voltaje almacenado en el inductor
(Convertidor Elevador) y el voltaje almacenado en el inductor depende de la relación
entre los tiempos de conducción y de corte del transistor de conmutación.
Cuando el pulso aplicado a la base del transistor vuelve a su nivel alto el transistor
nuevamente se satura y el inductor otra vez queda en paralelo con el voltaje de entrada
Vin por lo que se almacena energía en el inductor de modo que su menor potencial esté
en el punto A y el diodo se corta al tener su ánodo conectado a tierra y su cátodo
conectado al voltaje de salida.
L= ⋅ Io ⋅ (Vo − Vi) ⋅ T
C=
Io Vo Vo ⋅ ∆Vo
Donde
Vi Voltaje de entrada.
Vo Voltaje de salida.
Io Corriente de salida.
T Período o inverso de la frecuencia de Conmutación (Depende de la
frecuencia de trabajo del núcleo de ferrita del inductor).
Vo / Vi Ciclo útil o ciclo de trabajo δ = (Vo / Vi) = T/Toff
Toff Tiempo de corte del transistor de Conmutación.
∆Vo Rizado del voltaje de salida.
211
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Funcionamiento:
Cuando el pulso aplicado a la base del transistor está en nivel alto, el transistor se
satura y el voltaje de entrada Vin aparece aplicado en el punto A, por lo que el diodo
se corta y se almacena energía en el inductor (Convertidor Inverso) de modo que su
mayor potencial está en el punto A.
Cuando el pulso aplicado a la base del transistor cae a su nivel bajo el transistor se
corta y el inductor para oponerse a los cambios bruscos de corriente invierte su
polaridad de modo que su menor potencial está ahora en el punto A polarizando al diodo
en directa y conectando al inductor y al capacitor en paralelo para entregar la energía
almacenada a la carga RL.
212
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
En éste el voltaje necesario para saturar el transistor Q3 es independiente del valor del
voltaje de la salida y basta con disponer de un pulso positivo de nivel TTL (5V) para
saturar a Q3 y que éste sature al transistor PNP equivalente formado por Q2 y Q1 con
la carga conectada en el colector.
2.5 ⋅ Vi
L= ⋅δ⋅T
Io
Io ⋅ T ⋅ δ
C=
∆Vo
Donde
Vi Voltaje de entrada.
Vo Voltaje de salida.
Io Corriente de salida.
T Período o inverso de la frecuencia de Conmutación (Depende de la
frecuencia de trabajo del núcleo de ferrita del inductor).
Vo / Vi Ciclo útil o ciclo de trabajo δ = (Vo / Vi) = Ton/Toff
Ton Tiempo de conducción del transistor de Conmutación.
Toff Tiempo de corte del transistor de Conmutación.
∆Vo Rizado del voltaje de salida.
213
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Funcionamiento:
Cuando el pulso de entrada está en nivel alto el transistor se satura y circula corriente
por el primario del transformador que almacena energía en forma de campo magnético
de modo que el mayor potencial aparece en los bornes marcados del primario y
secundario respectivamente. Bajo estas condiciones el diodo no conduce y no circula
corriente hacía la carga (Convertidor Inverso)
Cuando el pulso cae a su nivel bajo el transistor se corta, por el primario no circula
corriente y el transformador para oponerse a los cambios bruscos de corriente invierte la
polaridad de los voltajes en sus devanados primario y secundario por lo que el diodo
conduce y circula corriente hacía la carga.
Ventajas:
Desventajas:
214
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Como éste regulador es inverso, los condensadores de filtros en sus salidas son
alimentados en el tiempo en el que el transistor de conmutación está cortado por lo que
para reducir el rizado en las salidas estos deben ser de valores muy grandes y con
resistencias series equivalentes muy bajas.
El diodo debe soportar como promedio un pico de corriente cuatro veces superior a la
corriente de la carga.
El transistor debe soportar un alto voltaje inverso colector emisor pues cuando está
cortado, el voltaje de salida se refleja a través del transformador en el primario siendo en
ocasiones tan alto como el voltaje de alimentación y también existe un voltaje de pico
inverso debido a la energía almacenada en la inductancia de fuga del transformador.
Para garantizar que exista una mayor posibilidad de almacenamiento de energía sin
llegar a saturar el núcleo de ferrita del transformador se debe colocar en el entrehierro
un pequeño dieléctrico de 0.1 mm de espesor para que se reduzca la inductancia y la
mayor parte de los picos de energía se almacene en el entrehierro.
Aplicación:
Los convertidores tipo fly back son ampliamente utilizados en televisores y monitores por
su posibilidad de obtener grandes voltajes de salida.
Funcionamiento:
Cuando el pulso de entrada está en nivel alto el transistor se satura y circula corriente
por el primario del transformador que almacena energía en forma de campo magnético
de modo que el mayor potencial aparece en los bornes marcados del primario,
secundario y terciario respectivamente. Bajo estas condiciones circula corriente por el
diodo D1, por el inductor que almacena parte de la energía (con el mayor potencial en el
cátodo de los diodos D1 y D2), y por la carga (Convertidor Directo). El diodo D3 está
cortado.
215
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Cuando el pulso cae a su nivel bajo el transistor se corta, por el primario no circula
corriente y el transformador para oponerse a los cambios bruscos de corriente invierte la
polaridad de los voltajes en sus devanados primario, secundario y terciario por lo que, el
diodo D1 no conduce, el inductor invierte su polaridad para oponerse a los cambios
bruscos de corriente, el diodo D2 se polariza en directa y el inductor y el condensador
quedan efectivamente en paralelo como elementos de un filtro de salida que entrega
energía a la carga. Durante éste tiempo el terciario del transformador y el diodo D3 en
conducción se convierten en una fuente que sirve para recargar a la fuente de
alimentación Vin y que además permite la desmagnetización del núcleo al circular
corriente en sentido contrario al de la corriente magnetizante que circula por el núcleo
durante la conducción del transistor.
Ventajas:
Desventajas:
Requiere el uso de diodos Schottky para salidas de alta corriente y bajo voltaje (por lo
general 5 V) con el objetivo de disminuir las perdidas de potencia durante la conducción
y de diodos epitaxiales de recuperación rápida ( Fast Recovery Diode) para salidas de
mayores voltajes para reducir los picos inversos al estar sometidos a cambios bruscos
de polaridad. En ambos casos deben ser capaces de soportar el doble de la corriente de
la carga.
216
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
El transformador resulta de menor tamaño que en los del tipo Fly back para la misma
potencia pues como el transformador transfiere la energía directamente a la carga la
energía almacenada en el núcleo es menor. Para que el enrollado terciario cumpla con
su función, éste debe estar íntimamente acoplado al primario y tener el mismo número
de vueltas, esto ser logra haciendo un enrollado bifilar primario-terciario y conectando
sus terminales en oposición de fase. De esta forma se reduce el voltaje inverso colector
emisor aplicado al transistor de conmutación en corte el valor de 2Vin (relativamente
alto).
Aplicación:
Este convertidor está formado por una estructura simétrica de dos transistores de
conmutación excitados en contrafase.
Funcionamiento:
Cuando en la base del transistor Q1, el pulso de excitación está en nivel alto, éste se
satura y circula corriente desde el positivo de la fuente de alimentación Vin a través del
primario del transformador y de Q1 hacia el negativo de dicha fuente que corresponde a
la tierra del circuito primario. Bajo estas condiciones en el transformador se inducen
voltajes con una polaridad tal que el mayor potencial está en los bornes marcados, de
modo que D3 conduce y circula corriente a través del filtro LC de salida y de la
resistencia de carga. Durante este tiempo en el circuito primario Q2 está cortado y en el
circuito secundario D4 no conduce.
Cuando en la base del transistor Q2, el pulso de excitación está en nivel alto, éste se
satura y circula corriente desde el positivo de la fuente de alimentación Vin a través del
primario del transformador y de Q2 hacia el negativo de dicha fuente que corresponde a
la tierra del circuito primario. Bajo estas condiciones en el transformador se inducen
voltajes con una polaridad tal que el mayor potencial está en los bornes no marcados,
de modo que D4 conduce y circula corriente a través del filtro LC de salida y de la
217
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Por ser una estructura simétrica la potencia de salida se duplica en comparación con las
estructuras asimétricas.
Como los transistores están excitados en contrafase cada uno trabaja solo la mitad del
período.
Pequeño tamaño del transformador y del filtro de salida comparado con otras
estructuras simétricas por lo que resulta más apropiado para aplicaciones donde es
crítico el espacio.
Desventajas:
El circuito LC de salida actúa como filtro y como elemento almacenador de energía por
lo que su diseño es más complejo.
Los dos transistores deben ser iguales porque cualquier desbalance puede provocar
saturación del núcleo y la consecuente ineficiencia. Además resultan transistores muy
caros pues requieren de alto voltaje inverso colector emisor.
Cada transistor debe soportar un voltaje inverso colector emisor igual al doble del voltaje
de entrada debido a que como el primario tiene derivación central el transistor que está
cortado está sometido a un voltaje igual a la suma del voltaje de entrada más el voltaje
inducido en la parte del primario por donde no circula corriente.
Requiere el uso de diodos Schottky para salidas de alta corriente y bajo voltaje (por lo
general 5 V) con el objetivo de disminuir las pérdidas de potencia durante la conducción
y de diodos epitaxiales de recuperación rápida (Fast Recovery Diode) para salidas de
mayores voltajes.
Aplicación:
218
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Este convertidor, al igual que el convertidor Push Pull, está formado por una estructura
simétrica de dos transistores de conmutación excitados en contrafase. Sin embargo,
esta es una estructura más compleja que la anterior porque aquí los dos transistores de
potencia no tienen sus emisores a tierra cuestión por la cual se necesita el empleo de
transformadores aisladores para excitar los mismos.
El capacitor C se comporta como un verdadero cortocircuito a las variaciones del voltaje.
Funcionamiento:
Cuando en la base del transistor Q1, el pulso de excitación está en nivel alto, éste se
satura y circula corriente desde el positivo de la fuente de alimentación Vin a través de
Q1, del capacitor C, del primario del transformador y del paralelo de C2 y R2 hacia el
negativo de la fuente. Bajo estas condiciones en el transformador de salida se inducen
voltajes con una polaridad tal que el mayor potencial está en los bornes marcados, de
modo que D3 conduce y circula corriente a través del filtro LC de salida y de la
resistencia de carga. Durante este tiempo en el circuito primario Q2 está cortado y en el
circuito secundario D4 no conduce.
Cuando en la base del transistor Q2, el pulso de excitación está en nivel alto, éste se
satura y circula corriente desde el punto medio (Vin/2) a través del capacitor C, del
primario del transformador y del transistor Q2 hacia el negativo de la fuente. Bajo estas
condiciones en el transformador se inducen voltajes con una polaridad tal que el mayor
potencial está en los bornes no marcados, de modo que D4 conduce y circula corriente
a través del filtro LC de salida y de la resistencia de carga. Durante este tiempo en el
circuito primario Q1 está cortado y en el circuito secundario D3 no conduce.
219
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Ventajas:
El primario y los transistores de conmutación están sometidos solo a la mitad del voltaje
de la fuente de alimentación.
Como los transistores están excitados en contrafase cada uno trabaja solo la mitad del
período.
Desventajas:
Los capacitores C1 y C2 son de alta capacidad y voltaje por lo que resultan también de
gran tamaño.
El circuito LC de salida actúa como filtro y como elemento almacenador de energía por
lo que su diseño es más complejo.
Requiere el uso de diodos Schottky para salidas de alta corriente y bajo voltaje (por lo
general 5 V) con el objetivo de disminuir las perdidas de potencia durante la conducción
y de diodos epitaxiales de recuperación rápida (Fast Recovery Diode ) para salidas de
mayores voltajes.
Aplicación:
220
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Este convertidor en esencia es muy similar al Semipuente pero de mayor potencia pues
está formado por una estructura simétrica de cuatro transistores de conmutación
excitados en contrafase que también tiene el primario del transformador aislado desde el
punto de DC por el capacitor C.
Funcionamiento:
Cuando en las bases de los transistores Q1 y Q4, el pulso de excitación está en nivel
alto, estos se saturan y circula corriente desde el positivo de la fuente de alimentación
Vin a través de Q1, del capacitor C que es un perfecto cortocircuito a variaciones
bruscas de voltaje, del primario del transformador y del transistor Q4 hacia el negativo
de dicha fuente que corresponde a la tierra del circuito primario. Bajo estas condiciones
en el transformador se inducen voltajes con una polaridad tal que el mayor potencial
está en los bornes marcados, de modo que D5 conduce y circula corriente a través del
filtro LC de salida y de la resistencia de carga. Durante este tiempo en el circuito
primario Q2 y Q3 están cortados y en el circuito secundario D6 no conduce.
Cuando en las bases de los transistores Q2 y Q3, el pulso de excitación está en nivel
alto, estos se saturan y circula corriente desde el positivo de la fuente de alimentación
Vin a través de Q3, del primario del transformador, del capacitor C que es un perfecto
cortocircuito a variaciones bruscas de voltaje y del transistor Q2 hacia el negativo de
dicha fuente que corresponde a la tierra del circuito primario. Bajo estas condiciones en
el transformador se inducen voltajes con una polaridad tal que el mayor potencial está
en los bornes no marcados, de modo que D6 conduce y circula corriente a través del
filtro LC de salida y de la resistencia de carga. Durante este tiempo en el circuito
primario Q1 y Q4 están cortados y en el circuito secundario D5 no conduce.
Ventajas:
Comparado con el Semipuente, éste logra mayor potencia pues el primario del
transformador cada vez que conduce una pareja de transistores tiene aplicado todo el
voltaje de la fuente de alimentación.
221
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Desventajas:
El circuito LC de salida actúa como filtro y como elemento almacenador de energía por
lo que su diseño es más complejo.
222
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
223
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
¿Cómo regula este esquema frente a variaciones del voltaje de entrada, de la corriente
de carga o de la temperatura?
224
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Este esquema es más real que el esquema anterior pues el bloque del convertidor se ha
sustituido por el convertidor conmutado tipo Push Pull y se ha completado la función del
oscilador con sus salidas de onda cuadrada y triangular en forma de Diente de Sierra.
triangular), esto permite que con este esquema se pueda manejar una potencia
apreciable.
226
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Parámetros fundamentales:
227
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
4 Terminal de control del tiempo de apagado de los transistores de salida (Dead Time
Control).
Este pin se usa para deshabilitar al circuito de control hasta que el capacitor de salida
del regulador haya alcanzado el 63% de su valor de voltaje máximo a alcanzar.
Esquema utilizado
228
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
5 y 6 Son los terminales para la conexión del capacitor y el resistor que garantizan la
frecuencia de trabajo del oscilador. Siempre debe coincidir la frecuencia del oscilador
con la frecuencia óptima de trabajo de los núcleos de ferrita de los inductores y
transformadores. La amplitud pico a pico de la onda triangular medida en el capacitor es
de 3 V.
13 Terminal que permite obtener una salida asimétrica de mayor corriente o una salida
en contrafase (Push-Pull).Un nivel bajo en este pin pone las bases de los transistores de
salida a la misma excitación y permite unir exteriormente los dos emisores y los dos
colectores para formar una salida asimétrica. Un nivel alto en este pin garantiza una
excitación de los transistores en contrafase.
229
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
230
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
231
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
Para poder usar el mismo circuito de control con cualquiera de los tres convertidores, se
adecuaron los voltajes de salida de cada uno de ellos de modo que el valor de la
muestra de voltaje fuese siempre igual a 2.5V. Por esta misma razón el voltaje de
referencia también se adecuo a 2.5V con el divisor resistivo formado por las dos
resistencias de 10K. En el convertidor elevador, los 10 V de la entrada se convierten en
22V y estos se adecuan a 2.5V con el divisor formado por las resistencias de 7.5K y 1K.
En el convertidor reductor, los 10 V de entrada se convierten en 5.4V y estos se
adecuan a 2.5V con el divisor formado por las resistencias de 12K y 10K. En el
convertidor inversor, los 10V de entrada se convierten en -12V y estos se adecuan a
2.5V con el circuito inversor formado por el amplificador operacional LM324 y las
resistencias de 12k, 2k7 y 3K.
232
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
En una de las entradas de las compuertas NOR tendremos un cero lógico impuesto por
la conexión del pin 13 a tierra y en la otra tendremos la onda cuadrada con el mayor
tiempo en nivel alto por lo que a la salida de ambas compuertas tendremos una onda
cuadrada con mayor tiempo en nivel bajo que mantendrá más tiempo cortados a los
transistores de conmutación restableciéndose el voltaje de salida a su valor original.
Según la expresión del convertidor elevador, Vo= Vi (T/Toff), a medida que aumenta el
tiempo de corte de los transistores, menor será el voltaje de salida.
233
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
234
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Convertidores y Reguladores Conmutados.
235
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
10.1 Introducción.
F = β ⋅ I ⋅ L ⋅ sen θ
236
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
Mm = F ⋅ r
Mm = Km ⋅ I
De la misma forma, si se hace girar el eje de rotación, se genera en los extremos del
conductor una diferencia de potencial (Ea) proporcional a la velocidad angular (w) con
que gira el eje, que da lugar, siempre que halla circulación de corriente a una fuerza
contraelectromotriz en sentido contrario a la dirección del movimiento.
E = kφ ⋅ w
a
237
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
El cuerpo fijo del motor o estator, esta formado por los polos Norte y Sur de un imán
permanente distribuido regularmente en el interior de la carcasa del motor, mientras que
alrededor del eje se distribuye un bobinado denominado inducido, el conjunto de ambos
constituye el rotor del motor que se encuentra bajo la influencia del campo magnético,
producido por los polos del imán. El inducido está compuesto por varias bobinas que se
interconectan entre sí a través de delgas conductoras, dispuestas ordenadamente y
aisladas entre sí en un anillo solitario sobre el rotor, que se conoce como conmutador o
colector de delgas que asegura la perpendicularidad entre el campo creado por el
inductor y el devanado inducido. El circuito eléctrico externo y las delgas se conectan a
través de dos escobillas de carbón o de metal precioso fijas al cuerpo del motor. El
voltaje externo aplicado y la influencia del campo sobre el inducido, genera una fuerza
electromotriz que hace girar al rotor dando lugar al Momento del Motor o par motor
(Mm), proporcional a la fuerza generada y a la distancia (r) entre el conductor y el centro
de rotación. El par generado es tangencial a la dirección de rotación del rotor, ya que a
medida que éste gira el sentido de la corriente por los devanados va cambiando.
Al girar el rotor se genera en los bornes de las bobinas del inducido una diferencia de
potencial proporcional a la velocidad angular con que se desplaza el rotor, dando lugar
siempre que halla circulación de corriente a una fuerza contraelectromotriz en sentido
contrario a la dirección del movimiento.
238
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
Modelo matemático.
V = (R + SL )I + E ; V = (R + SL )I + kφ ⋅ w
m a a a a m a a a
UN − INR
kφ = a
wN
239
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
Donde:
Mm = Ma + Mr + Ml
Donde
M m = K m ⋅ Ia
(
M = J + J S2 θ
a m l
)
Donde
Como la posición del eje del motor es igual a la integral en el tiempo de la velocidad de
rotación, entonces:
w
θ=
S
a m
(
l t
)
M = J + J Sw = J Sw
240
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
w (s ) K
G (s ) = = m
V (s ) J L S 2 + J R S + KφK
m m a m a m
w (s ) K
G (s ) = = m
V (s ) J R S + KφK
m m a m
Dividiendo entre Kφ ⋅ K
m
w (s ) Kφ −1
G (s ) = =
V (s ) τ S + 1
m m
Donde
R J
τ = a m
m K Kφ
m
τm es la constante electromecánica del motor, que da cuenta del tiempo que requiere el
motor para alcanzar el 63 % de su velocidad en régimen estable después de recibir una
perturbación tipo escalón.
241
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
con respecto al del propio motor. Por tanto, la función de transferencia del sistema
tarjeta de excitación-motor responde a la siguiente expresión:
w (s ) A − T ⋅S
G sist (s ) = = e
V (s ) τS + 1
Donde
Donde
En realidad existe una alinealidad en el cruce por cero; pero es tan pequeña que se
puede despreciar.
242
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
En este modo de operación el circuito excitador del motor trabaja en régimen lineal
variando el voltaje que le entrega al motor para actuar sobre la velocidad.
Circuito para la operación en modo lineal de tensión con entradas para seleccionar el
sentido de giro.
Las entradas L y R se usan para seleccionar el sentido de giro, de modo que al aplicar
un nivel alto en una de ellas, se satura el transistor correspondiente y se pone la
entrada de su amplificador operacional a tierra. Mientras que el otro amplificador
operacional en configuración no inversora con ganancia (1+R1/R2), tiene a su entrada
el voltaje de control Ve. Bajo estas condiciones, la salida del primer amplificador
operacional está en nivel bajo y el segundo entrega a su salida una tensión proporcional
al voltaje de control Ve.
Circuito para la operación en modo lineal de tensión, donde la señal de control contiene
el sentido de giro.
dos sentidos de giro con el uso de una sola fuente de alimentación; pero en este caso el
voltaje en el motor VM= ±Ve⋅(R2/R1), por lo que variando la magnitud y el signo del
voltaje de control cambiará la velocidad y la dirección de rotación respectivamente.
En este caso el circuito excitador del motor trabaja en régimen lineal y varía la corriente
que le entrega al motor con el objetivo de actuar sobre el par.
R1 1
I M = I Rs = − (± Ve)
R 2 Rs
Es decir, variando el voltaje de control se varía la corriente y el par del motor; pero si se
fija un valor de corriente fijando un valor de Ve y por condiciones de carga aumenta la
corriente por el motor, entonces aumentan los voltajes en Rs y en la entrada inversora
y disminuye la diferencia entre V+ y V-, por lo que el voltaje de salida disminuye en la
misma proporción que había aumentado la corriente y se restablece el valor fijado.
244
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
En este caso
R2
Im = (± Ve )
R1 ⋅ R S
245
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
246
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
Funcionamiento.
En este caso, en las entradas IN1 e IN2 del puente está contenida la información de
sentido de giro y la señal PWM que determina la velocidad.
En este caso, en las entradas IN1 e IN2 del puente solo se tiene la información de
sentido de giro y en la entrada enable la señal PWM que determina la velocidad.
En este caso se utiliza la señal PWM externa para controlar el sentido de giro y la
velocidad, de modo que cuando PWM esté en nivel alto el motor gire en un sentido y
cuando esté en nivel bajo gire en el otro. Si PWM = 50 %, el motor se detiene (freno).
247
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
248
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD con Escobillas.
Funcionamiento:
El bloque comparador selecciona la diagonal del puente que debe conducir a partir de la
magnitud del voltaje de error amplificado y compara este voltaje con la señal de diente
de sierra del oscilador, para obtener una señal modulada en ancho de pulso (PWM),
que aplicará a la diagonal del puente seleccionada, es decir, variando la magnitud del
voltaje de control se varía la corriente y el par del motor; pero si se fija un valor de
corriente fijando un valor de Ve y por condiciones de carga aumenta la corriente por el
motor, entonces aumenta el voltaje desarrollado en la resistencia shunt de la diagonal
seleccionada y el voltaje desarrollado en R3, debido al aumento de la corriente de
salida del amplificador de transconductancia, por lo que disminuye la diferencia entre
V+ y V- del controlador PI y se reduce su voltaje de salida. De esta forma se reduce el
ciclo útil de la señal PWM, hasta garantizar que la magnitud de la corriente por el motor
sea la definida por el voltaje de control Ve.
249
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
11.1 Introducción.
Principio de funcionamiento.
Motor de CD sin escobillas con un inductor de tres fases y un rotor de cuatro polos y
tres sensores de posición.
Sobre el cuerpo fijo del motor o estator están distribuidos los devanados del inductor,
mientras que el rotor está formado por los polos de un imán permanente. Para la
alimentación de los devanados del inductor se tiene en cuenta la posición del rotor, por
lo que necesariamente estos motores usan sensores de posición que complican los
sistemas de excitación.
El excitador del motor genera los pasos de la secuencia eléctrica de excitación de las
fases automáticamente a partir del código que entregan los sensores de posición del
rotor, de modo que, cuando el rotor alcanza una nueva posición el código de los
sensores cambia y el excitador envía un nuevo paso de excitación para las fases. En la
figura se muestra una secuencia completa de excitación (seis pasos), donde se puede
observar que una secuencia da lugar a una media vuelta del rotor, por lo que para que
el rotor de una vuelta completa, la secuencia de excitación de las fases se tiene que
repetir dos veces.
La velocidad de rotación del rotor depende de la velocidad con que el rotor se mueve de
una posición a otra y esta a su vez depende del valor medio del voltaje aplicado a las
fases.
251
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
W (s) M 1
G sist (s) = = K − e − T ⋅S
V(s) S 1 + τS
donde
W = −M + KV
W2 W2 V1
K= M=
V2 − V1 (V2 − V1 )
Para velocidades altas:
W3 − W2 W3 V2 − W2 V3
K= M=
V3 − V2 (V3 − V2 )
252
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
V1: Voltaje a partir del cual empieza a girar el motor (fin de la zona muerta).
V2: Fin del tramo para bajas velocidades.
V3: Voltaje máximo o de saturación.
W 2: Valor medio de la velocidad en el motor.
W 3: Velocidad máxima del motor.
253
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
254
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
255
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
Funcionamiento
Para que el motor pueda trabajar en régimen normal, hay que seleccionar un sentido de
giro, habilitar el circuito(“habilitación” en “1”), desactivar el freno (“freno” en “0”) y
garantizar que la corriente por el motor sea inferior a la máxima determinada por la
resistencia RS y el voltaje en el pin 15, bajo estas condiciones las salidas portan los
pasos de la secuencia eléctrica de excitación de las fases, de modo que, cuando el
rotor alcanza una nueva posición el código de los sensores cambia y el excitador envía
un nuevo paso de excitación para las fases; pero si se presenta una combinación
inválida en el código de los sensores independientemente de las entradas, “sentido de
256
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
giro”, “habilitación” y “sensor de corriente”, la señal de error se pone en “0”, las salidas
superiores se ponen en “1” y las inferiores en “0” por lo que el motor se queda sin
energía.
Para frenar el motor basta poner la entrada “freno” en “1”, para que independientemente
del estado de cualquiera de las otras entradas, todas las salidas se pongan en “1” con
lo que se cortocircuitan a tierra las tres fases del motor y éste se detiene. La señal de
error se pone en “0” si al frenar el motor se genera un código inválido o si se deshabilita
el circuito(“habilitación” en “0”).
El motor también se queda sin energía cuando se deshabilita el circuito sin frenar el
motor (“freno” en “0”) o cuando trabajando en régimen normal se excede el limite de
corriente, pues en ambos casos las salidas superiores se ponen en “1” y las inferiores
en “0”.
La velocidad del motor depende del valor medio de la tensión aplicada a las fases en
cada paso de la secuencia de excitación. Como en este caso, el voltaje aplicado en el
terminal no inversor del amplificador de error es constante, entonces el ciclo útil de la
señal PWM que sólo se aplica a los transistores inferiores también es constante por lo
que el valor medio de la tensión y por tanto la velocidad se mantienen constante.
257
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
258
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
259
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
En este caso se varía el valor medio del voltaje aplicado al motor y por tanto la
velocidad, variando mediante una interfase gráfica en la PC el voltaje aplicado en el
terminal no inversor del amplificador de error.
260
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores de CD sin Escobillas.
En este caso se varía el valor medio del voltaje aplicado al motor y por tanto la
velocidad, variando manualmente el voltaje aplicado en el terminal no inversor del
amplificador de error.
261
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
12.1 Introducción.
Principio de funcionamiento.
Sobre el cuerpo fijo del motor o estator están distribuidos los devanados del inductor,
mientras que el rotor concéntrico con el estator, está formado por los polos de un imán
permanente. Cada fase se forma con la conexión en serie de dos bobinas del estator.
Si las bobinas A y B del estator se alimentan de modo que se creen polos magnéticos
opuestos, el rotor se mueve hasta alcanzar la alineación con los polos del estator.
El motor paso a paso de dos polos y dos fases que se representa, no constituye un
dispositivo práctico ya que los motores reales incluyen un mayor número de polos en el
rotor y de fases en el estator, pues ambos se ranuran para lograr una mayor cantidad
de pasos por vuelta.
Modos de Operación.
En cada paso se alimentan las dos parejas de bobinas, tomado el rotor posiciones
intermedias a las anteriores.
263
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
En este caso se combina, la operación en paso completo una fase con la operación en
paso completo dos fases duplicándose la cantidad de pasos por vuelta.
En este caso se subdivide cada paso de la operación paso completo de dos fases en
un número entero de micropasos, generalmente entre 3 y 125 siendo los más usados
10, 16, 32, y 125 micropasos. Para lograr esto, se hace circular por las dos fases
corrientes que varían entre cero y la corriente máxima de modo que, el rotor toma
posiciones intermedias a las de medio paso, lo que disminuye la vibración del eje y el
motor presenta un mejor comportamiento dinámico en el control de velocidad.
90n 90n
I1 = cos I Max I 2 = sen I Max
s s
Por ejemplo, si se subdivide cada paso de la operación paso completo de dos fases en
10 micropasos, entonces una vuelta completa del rotor consta de 40 micropasos.
n=0... 40 s=10
264
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
265
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
12.6 Circuitos para la operación en los modos paso completo y medio paso.
266
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
Funcionamiento:
Las señales de fases “A”, “B”, “C” y “D” y de habilitación de los puentes, se generan a
partir de las señales de “sentido de giro”, “frecuencia de reloj”, “modo de
funcionamiento” y “control” y en el terminal “inicio”, aparece un pulso bajo cada vez que
el rotor da una vuelta completa. La velocidad de giro del eje del motor está determinada
por la frecuencia de la señal de reloj, pues la información a las fases se le suministra
sincronizada con la frecuencia de reloj externa.
267
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
Modos de funcionamiento:
CONTROL MODO
Paso completo (una fase) 0 0
Paso completo (dos fases) 1 0
Medio paso 0 1
268
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
269
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
- Un microcontrolador que genera las señales de Fases y los códigos digitales de las
correspondientes señales de referencia Ref. 1 y Ref. 2.
- Un circuito integrado L6204, con dos puentes en H de transistores NMOS, que sirve
como excitador del motor y que tiene en sus entradas las señales de las fases y las
señales para habilitar o deshabilitar el funcionamiento de los puentes.
270
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
Funcionamiento
En este esquema cada una de las fases del motor está excitada con un puente y la
selección de la diagonal del puente que conduce en cada momento y por tanto el
sentido de la corriente por las fases del motor y por las resistencias Rs1 y Rs2, está
determinado por el nivel lógico de las señales de Fases A, B, C y D, generadas por el
microcontrolador que garantizan la excitación del puente. Los Comparadores comparan
el voltaje desarrollado en las resistencias shunt Rs1 y Rs2 con el voltaje de referencia
Ref, que define el valor de corriente máxima que puede circular por los devanados del
motor, con el objetivo de proteger al motor y al driver de un exceso de corriente.
En el modo Micropaso cada una de las fases del motor está excitada con un puente y la
selección de la diagonal del puente que conduce en cada momento y por tanto el
sentido de la corriente por las fases del motor y por las resistencias Rs1 y Rs2 está
determinado por el nivel lógico de las señales de las fases A, B, C y D, que garantizan
la excitación de las fases igual al modo paso completo de dos fases mientras que el
valor de la corriente que circula por las fases depende del ciclo útil de las señales
PWM1 y PWM2, obtenidas a las salidas de los Comparadores 1 y 2, debido a la
comparación entre el voltaje desarrollado en las resistencias shunt Rs1 y Rs2 con los
voltajes de referencia Ref1 y Ref2 equivalentes a los códigos digitales correspondientes
a cada Micropaso.
271
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
En paso completo:
Para dar 3.5 vueltas necesita 3.5 vueltas∗48 pasos = 168 pasos completos.
272
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Motores Paso a Paso.
En medio paso:
Para dar 3.5 vueltas necesita 3.5 vueltas∗96 pasos = 336 pasos completos.
Para dar 3.5 vueltas necesita 3.5 vueltas∗480 micropasos = 1680 micropasos.
273
MSc. Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.
Bibliografía
Bibliografía:
274
MSc .Ing. Daniel Iván Garrido Rodríguez.
MSc. Ing. Elizabeth Guillán Joa.
Departamento de Telecomunicaciones y Electrónica.
Grupo de Desarrollo de Aplicaciones de la Electrónica. Universidad de Oriente.