Caracteristicas

• Compatible con MCS ®- 51 Productos

• 20K bytes de memoria Flash reprogramable
• Resistencia: 1000 Comentario / ciclos de borrado
• 4V a 5,5 V Rango de operación
• Totalmente funcionamiento estático: 0 Hz a 33 MHz

• De tres niveles Programa de bloqueo de memoria

• RAM interna 256 x 8 bits

• 32 programables O Líneas / I
• Tres 16-bit de tiempo / contadores
• Ocho fuentes de interrupción
De 8 bits del
• Canal programable de serie
• Inactivo de bajo consumo y Energía-abajo Modos
• La recuperación de la interrupción modo de encendido hacia abajo
microcontrolador con
• Temporizador de vigilancia de hardware

• Dual puntero de datos

20K Bytes flash
• Bandera de apagado

Descripción
El AT89C55WD es un bajo consumo de energía, alto rendimiento CMOS microcontrolador de 8 bits con 20K bytes de
flash programable de lectura solamente de memoria y 256 bytes de RAM. El dispositivo se ha fabricado con alta
AT89C55WD
densidad de Atmel no volátil tecnología de memoria y es compatible con el estándar de la industria 80C51 y 80C52
conjunto de instrucciones y las patillas. El on-chip flash permite la memoria de programa para ser programado por el
usuario por un programador memoria no volátil convencional. Mediante la combinación de un versátil CPU de 8 bits con
Flash en un chip monolítico, el Atmel AT89C55WD es un microordenador potente que proporciona una solución eficaz
altamente flexible y económica para muchas aplicaciones de control embebidas.

El AT89C55WD proporciona las siguientes características estándar: 20K bytes de Flash, 256 bytes de RAM, 32 I / O líneas, tres
temporizadores / contadores de 16 bits, una de seis vector, de dos niveles de interrupción arquitectura, un puerto serie de dúplex
completo, en el chip oscilador, y los circuitos de reloj. Además, el AT89C55WD está diseñado con una lógica estática para el
funcionamiento a frecuencia cero y soporta los modos de ahorro de potencia seleccionables de software dos. El modo inactivo
detiene la CPU al tiempo que permite la RAM, / contadores, el puerto serie del temporizador, y el sistema de interrupción para
continuar funcionando. El poder de Modo guarda el contenido de RAM, pero se congela el oscilador, desactivando todas las demás
funciones de chips hasta la siguiente interrupción externa o reinicio de hardware.

Rev. 1921b-MICRO-09/02

1
Pin Configuraciones
TQFP

(AD2) P0.3 (AD3)

VCC P0.0 (AD0)
P0.1 (AD1) p0,2
P1.4 P1.3 P1.2

P1.0 (T2) NC
P1.1 (T2 EX)
44

43

42

41

40

39

38

37

36

35

34
P1.5 12 33 P0.4 (AD4)
P1.6 P1.7 34 32 P0.5 (AD5)
RST 56 31 P0.6 (AD6)
(RXD) 78 30 P0.7 (AD7) EA /
P3.0 9 10 29 VPP NC ALE /
NC 11 28 PROG PSEN
(TXD) P3.1 27 P2.7 (A15) P2.6
(INT0) P3.2 26 (A14) P2.5
(INT1) P3.3 25 (A13)
(T0) P3.4 24

(T1) P3.5 23

12

13

14

15

16

17

18

19

20

21

22
(A10) P2.2
(A11) P2.3
(A12) P2.4
GND GND
(A8) P2.0
(A9) P2.1
XTAL2
(RD) P3.7
(WR) P3.6

XTAL1
PDIP

(T2) P1.0 12 40 VCC P0.0

(T2EX) P1.1 34 39 (AD0) P0.1
P1.2 56 38 (AD1) p0,2
P1.3 P1.4 78 37 (AD2) P0.3
P1.5 P1.6 9 10 36 (AD3) P0.4
P1.7 RST 11 35 (AD4) P0.5
(RXD) P3.0 12 34 (AD5) P0.6
(TXD) P3.1 13 33 (AD6) P0.7
(INT0) P3.2 14 32 (AD7) EA / VPP
(INT1) P3.3 15 31 ALE / PROG
16 30 PSEN P2.7
17 29 (A15) P2.6
18 28 (A14) P2.5
(T0) P3.4 19 27 (A13) P2.4
(T1) P3.5 20 26 (A12) P2.3
(WR) P3.6 25 (A11) P2.2
(RD) P3.7 24 (A10) P2.1 (A9)
XTAL2 23 P2. 0 (A8)
XTAL1 22

GND 21

PLCC
(AD2) P0.3 (AD3)
VCC P0.0 (AD0)
P0.1 (AD1) p0,2
P1.4 P1.3 P1.2

P1.0 (T2) NC
P1.1 (T2 EX)
54

32

44

43

42

41

40
6

P1.5 78 39 P0.4 (AD4)

P1.6 P1.7 9 10 38 P0.5 (AD5)
RST 11 37 P0.6 (AD6)
(RXD) 12 36 P0.7 (AD7) EA /
P3.0 13 35 VPP NC ALE /
NC 14 34 PROG PSEN
(TXD) P3.1 15 33 P2.7 (A15) P2.6
(INT0) P3.2 16 32 (A14) P2.5
(INT1) P3.3 17 31 (A13)
(T0) P3.4 30

(T1) P3.5 29
18

19

20

21

22

23

24

25

26

27

28
(A10) P2.2
(A11) P2.3
(A12) P2.4
(A8) P2.0
(A9) P2.1
GND NC
XTAL2
(RD) P3.7
(WR) P3.6

XTAL1

2 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Diagrama de bloques

P0.0 - P0.7 P2.0 - P2.7

PORT 0 CONTROLADORES PUERTO 2 CONTROLADORES

GND V CC

ADDR RAM. PORT 0 PUERTO 2 FLASH

REGISTRARSE RAM
LATCH LATCH RÁPIDO

PROGRAMA DE
B stack
ACC REGISTRO DE
REGISTRO pointer
DIRECCIÓN

BUFFER
Tmp2 tmp1

PC
ALU incrementador

INTERRUPCIÓN, puerto serie,

Y bloques temporizadores

CONTADOR DE
PROGRAMA
PSW

PSEN

Control y
ALE / PROG EA registro de DUAL
temporización
instrucción DPTR
/ V PÁGINAS

RST

PORT 1 PORT 3
LATCH LATCH
PERRO

GUARDIÁN

OSC
Puerto 1 CONTROLADORES PORT 3 conductores

P1.0 - P1.7 P3.0 - P3.7

3
1921b-MICRO-09/02
pin Descripción

VCC tensión de alimentación.

GND Suelo.

puerto 0 Puerto 0 es un puerto I / O de 8 bits drenaje abierto bi-direccional. Como un puerto de salida, cada pin puede hundir ocho entradas TTL. Cuando 1s se
escriben en el puerto 0 pasadores, los pasadores se pueden utilizar como entradas de alta impedancia.

Puerto 0 también se puede configurar para que sea el bus de direcciones / datos de orden inferior multiplexado durante accesos al

programa externo y la memoria de datos. En este modo, P0 tiene internas pull-ups. Puerto 0 también recibe los bytes de código durante la

programación Flash y da salida al código de bytes durante la verificación del programa. Se requieren externos pull-ups durante la

verificación del programa.

puerto 1 Puerto 1 es un puerto de E 8-bit bi-direccional / O con internos flexiones. Los buffers de salida Puerto 1 pueden hundirse / fuente cuatro
entradas TTL. Cuando 1s se escriben en el puerto 1 pines, que se extraen de alto por las internas pull-ups y se pueden utilizar como
entradas. Como entradas, el puerto 1 pines que externamente se está tirando actual fuente de baja voluntad (I ILLINOIS) debido a las internas
pull-ups.

Además, P1.0 y P1.1 se pueden configurar para ser el contador 2 de entrada del temporizador / externa count (P1.0 / T2) y el temporizador /
contador 2 de entrada de disparo (P1.1 / T2EX), respectivamente, como se muestra en la siguiente tabla.

Puerto 1 también recibe los bytes de dirección bajo el orden durante la programación Flash y verificación.

port Pin Funciones alternas

P1.0 T2 (entrada de cuenta externa a temporizador / contador 2), reloj de salida

P1.1 T2EX (temporizador / contador 2 de captura / gatillo de recarga y de control de dirección)

puerto 2 El puerto 2 es un puerto de E 8-bit bi-direccional / O con internos flexiones. Los buffers de salida del puerto 2 puede hundir / fuente cuatro
entradas TTL. Cuando 1s se escriben en el puerto 2 pines, que se extraen de alto por las internas pull-ups y se pueden utilizar como
entradas. Como entradas, el puerto 2 pines que externamente se está tirando actual fuente de baja voluntad (I ILLINOIS) debido a las internas
pull-ups.

El puerto 2 emite el byte de dirección de orden superior durante lee desde la memoria programa externo y durante accesos a la
memoria externa de datos que utilizan direcciones de 16 bits (MOVX @ DPTR). En esta aplicación, el puerto 2 utiliza fuertes
flexiones internas al emitir 1s. Durante accesos a la memoria externa de datos que utilizan direcciones de 8 bits (MOVX @ RI),
Port 2 emite el contenido de la Función Especial P2 Registro.

El puerto 2 también recibe los bits de dirección de orden superior y algunas señales de control durante la programación Flash y
verificación.

puerto 3 Puerto 3 es un puerto de E 8-bit bi-direccional / O con internos flexiones. Los buffers de salida del puerto 3 puede hundir / fuente cuatro

entradas TTL. Cuando 1s se escriben en el puerto 3 pines, que se extraen de alto por las internas pull-ups y se pueden utilizar como

entradas. Como entradas, el puerto 3 pines que externamente se está tirando actual fuente de baja voluntad (I ILLINOIS) debido a las flexiones.

Puerto 3 recibe unas señales de control para la programación Flash y verificación. Puerto 3 también sirve para las funciones de las diversas

características especiales de la AT89C55WD, como se muestra en la siguiente tabla.

4 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

port Pin Funciones alternas

P3.0 RXD (puerto de entrada de serie)

P3.1 TXD (puerto de salida en serie)

P3.2 INT0 (interrupción externa 0)

P3.3 INT1 (interrupción externa 1)

P3.4 T0 (temporizador 0 entrada externa)

P3.5 T1 (temporizador 1 de entrada externa)

P3.6 WR (estroboscópica escritura de memoria de datos externa)

P3.7 RD (memoria de datos externa leer estroboscópica)

RST entrada Reset. Un alto en este perno por dos ciclos de máquina, mientras que el oscilador está funcionando reinicia el dispositivo. Este pin unidades
de alto por 98 períodos del oscilador después de los tiempos de vigilancia expira. El bit DISRTO en SFR AUXR (dirección 8EH) se puede utilizar para
desactivar esta característica. En el estado por defecto de DISRTO bits, la seguridad de rearme a cabo característica está habilitada.

ALE / PROG Dirección de habilitación de retención es un impulso de salida para enganchar el byte bajo de la dirección durante accesos a memoria
externa. Este pin es también la entrada de impulsos de programa (PROG) durante la programación de Flash.

En funcionamiento normal, ALE se emite a una velocidad constante de 1/6 la frecuencia del oscilador y puede ser utilizado para la
sincronización externa o propósitos de reloj. Tenga en cuenta, sin embargo, que un impulso de ALE se salta durante cada acceso a la
memoria de datos externa.

Si se desea, la operación ALE puede ser desactivado poniendo el bit 0 de SFR ubicación 8EH. Con el conjunto de bits, ALE está activo sólo
durante una instrucción MOVX o MOVC. De lo contrario, el pasador se tira ligeramente alta. El establecimiento del bit ALE-disable no tiene
efecto si el microcontrolador está en modo de ejecución externa.

PSEN Programa tienda Enable es la luz estroboscópica de lectura de la memoria del programa externo. Cuando el AT89C55WD está ejecutando

código f ROM memoria de programa externo, PSEN se activa dos veces cada ciclo de la máquina, excepto que dos activaciones PSEN se

omiten durante cada acceso a la memoria de datos externa.

EA / VPP Habilitar el acceso externo. EA debe ser atado a GND con el fin de permitir que el dispositivo en busca de código de programa externo

mem o ry ubicaciones a partir de 0000H hasta FFFFH. Tenga en cuenta, sin embargo, que si el bloqueo bit 1 se programa, EA será

bloqueada internamente en reinicio. EA debe ser atado a V CC para ejecuciones de programas internos. Este pin también recibe la

programación de 12V permitir que el voltaje (V PÁGINAS) durante la programación de Flash.

XTAL1 Entrada al amplificador oscilador inversora y entrada al circuito de funcionamiento del reloj interno.

XTAL2 Salida del amplificador inversor oscilador.

5
1921b-MICRO-09/02
Tabla 1. AT89C55WD SFR Mapa y Valores de reseteado

0F8H 0FFH

B
0F0H 0F7H
00000000

0E8H 0EFH

ACC
0E0H 0E7H
00000000

0D8H 0DFH

PSW
0D0H 0D7H
00000000

T2CON T2MOD RCAP2L RCAP2H TL2 TH2

0C8H 0CFH
00000000 XXXXXX00 00000000 00000000 00000000 00000000

0C0H 0C7H

IP
0B8H 0BFH
XX000000

P3
0B0H 0B7H
11111111

IE
0A8H 0AFH
0x000000

P2 AUXR1 WDTRST
0A0h 0A7H
11111111 XXXXXXX0 XXXXXXXX

SCON SBUF
98H 9FH
00000000 XXXXXXXX

P1
90H 97H
11111111

TCON TMOD TL0 TL1 TH0 TH1 AUXR

88H 8FH
00000000 00000000 00000000 00000000 00000000 00000000 XXX00XX0

P0 SP DP0L DP0H DP1L DP1H PCON

80H 87H
11111111 00000111 00000000 00000000 00000000 00000000 0XXX0000

Registros de Un mapa del área de memoria en el chip llama la función especial Registro espacio (SFR) se muestra en la Tabla 1.

funciones
Tenga en cuenta que no todas las direcciones están ocupadas y desocupadas direcciones no pueden ser implementadas en el chip.
especiales
Los accesos de lectura a estas direcciones en datos aleatorios de retorno general, y los accesos de escritura tendrá un efecto
indeterminado.

software de usuario no debe escribir 1s a estos lugares no cotizados, ya que pueden ser utilizados en futuros productos para invocar
nuevas características. En ese caso, los valores de reset o inactivos de los nuevos bits serán siempre 0.

Temporizador 2 Registros: Los bits de control y de estado están contenidos en registros T2CON (muestran en la Tabla
2) y T2MOD (que se muestra en la Tabla 2) para el Temporizador 2. El par de registro (RCAP2H, RCAP2L) son la captura / registros Actualizar
para Timer 2 en modo de captura de 16 bits o el modo de auto-recarga 16 bits.

6 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

De interrupción: Registros: La interrupción individuo bits de habilitación están en el registro IE. Dos prioridades se pueden establecer para cada una de las seis

fuentes de interrupción en el registro de la propiedad intelectual.

Tabla 2. T2CON-temporizador / contador 2 Registro de Control

T2CON Dirección = 0C8H Restablecer Valor = 0000 0000b

Bit Bit direccionable

TF2 EXF2 RCLK TCLK EXEN2 TR2 C / T2 CP / RL2

7 6 5 4 3 2 1 0

Tabla 3. AUXR: Registro Auxiliar AUXR

Dirección = 8EH Restablecer Valor = XXX00XX0B

No Bit direccionable

- - - WDIDLE DISRTO - - DISALE

Poco 7 6 5 4 3 2 1 0

- Reservado para una futura expansión

DISALE Desactivar / activar ALE

DISALE Modo operativo

0 ALE se emite a una velocidad constante de 1/6 la frecuencia del oscilador

1 ALE está activo sólo durante una instrucción MOVX o MOVC

DISRTO Desactivar / Reset posible a cabo

DISRTO Modo operativo

0 Pin de restablecimiento es impulsado alta después de WDT el tiempo de espera

1 Pin de restablecimiento es única entrada

WDIDLE Desactivar / Activar WDT en WDIDLE modo IDLE

Modo operativo

0 WDT que sigue confiando en el modo inactivo

1 WDT conteo se detiene en el modo inactivo

Duales puntero de datos de Registros: Para facilitar el acceso tanto de la memoria de datos interna y externa, se proporcionan
dos bancos de 16 bits de datos de puntero Registros: DP0 en SFR ubicaciones de direcciones 82H83H y DP1 a 84H-85H. Bit DPS
= 0 en SFR AUXR1 selecciona DP0 y DPS = 1 selecciona DP1. El usuario siempre debe inicializar el bit de DPS en el valor
adecuado antes de acceder al respectivo puntero de datos de Registro.

Poder Indicador apagado: La bandera de Apagado (POF) se encuentra en el bit 4 (PCON.4) en el SFR PCON. POF se establece en “1” durante
el encendido. Puede ser fijo y descanso bajo el control del software y no está afectada por la puesta a cero.

7
1921b-MICRO-09/02
Tabla 4. AUXR1: Registro Auxiliar 1 AUXR1

Dirección = A2H Restablecer Valor = XXXXXXX0B

No Bit direccionable

- - - - - - - DPS

Poco 7 6 5 4 3 2 1 0

- Reservado para una futura expansión

DPS Registro de datos de puntero Seleccione DPS 0

Selecciona DPTR Registros DP0L, DP0H

1 Selecciona DPTR Registros DP1L, DP1H

8 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Memoria dispositivos MCS-51 tienen un espacio de direcciones separada del Programa y de la memoria de datos. Hasta 64 Kbytes cada uno
de programa externo y la memoria de datos se pueden abordar.
Organización

memoria de programa Si el pasador de EA está conectado a GND, todas las recuperaciones del programa se dirigen a la memoria externa. En la AT89C55WD, si

EA está conectado a V CC, recuperaciones de programa a las direcciones 0000H través 4FFFH se dirigen a la memoria interna y

recuperaciones a las direcciones 5000H través FFFFH son a la memoria externa.

memoria de datos Los implementos AT89C55WD 256 bytes de RAM en el chip. Los 128 bytes superiores ocupan un espacio de direcciones paralelas a los

Registros de funciones especiales. Eso significa que los 128 bytes superiores tienen las mismas direcciones como el espacio SFR, sino

que están separados físicamente del espacio SFR. Cuando una instrucción accede a una ubicación interna por encima de dirección

7FH, el modo de dirección utilizado en los especifica instrucción si la CPU accede a los 128 bytes superiores de RAM o el espacio SFR.

Las instrucciones que utilizan el acceso directo espacio de direccionamiento SFR. Por ejemplo, la siguiente instrucción de

direccionamiento directo accede a la SFR en la ubicación 0A0h (que es P2).

MOV 0A0h, #data

Las instrucciones que utilizan el acceso indirecto frente a los 128 bytes de RAM superiores. Por ejemplo, la siguiente instrucción de
direccionamiento indirecto, donde R0 contiene 0A0h, accede al byte de datos en la dirección 0A0h, en lugar de P2 (cuya dirección
es 0A0h).
@ MOV R0, #data

Tenga en cuenta que las operaciones de pila son ejemplos de direccionamiento indirecto, por lo que los superiores 128 bytes de RAM de datos están disponibles como

espacio de pila.

9
1921b-MICRO-09/02
Temporizador de El WDT está pensado como un método de recuperación en situaciones en que la CPU puede ser sometido a trastornos de
software. El WDT consta de un contador de 13 bits y el SFR WatchDog Timer Reset (WDTRST). El WDT se predetermina para
vigilancia de
deshabilitar salga de reset. Para permitir que el WDT, el usuario debe escribir 01EH y 0E1H en secuencia para el registro
hardware WDTRST (SFR ubicación 0A6H). Cuando se habilita el WDT, se incrementará cada ciclo de la máquina, mientras que el oscilador

(Una sola vez está funcionando. El período de tiempo de espera WDT depende de la frecuencia de reloj externo. No hay manera de desactivar el
WDT, excepto a través de reset (reinicio ya sea hardware o WDT reinicio desbordamiento). Cuando WDT se desborda, se
habilitada con
impulsará un pulso de alta salida RESET en el pin RST.
restablecimiento de salida)

Utilizando el WDT
Para permitir que el WDT, el usuario debe escribir 01EH y 0E1H en secuencia para el registro WDTRST (SFR ubicación 0A6H).
Cuando se habilita el WDT, las necesidades de los usuarios a un servicio que por escrito y 01EH 0E1H a WDTRST para evitar un
desbordamiento de WDT. El contador de 13 bits se desborda cuando alcanza 8191 (1FFFH), y esto va a reiniciar el dispositivo.
Cuando se habilita el WDT, se incrementará cada ciclo de la máquina, mientras que el oscilador está funcionando. Esto significa
que el usuario debe reiniciar el WDT al menos cada 8191 ciclos de la máquina. Para reiniciar el WDT el usuario debe escribir
01EH y 0E1H a WDTRST. WDTRST es un registro de sólo escritura. El contador WDT no puede ser leído o escrito. Cuando WDT
desborda, se generará un impulso de salida de RESET en la patilla RST. La duración impulso de reposición es 98xTOSC, donde
TOSC = 1 / FOSC. Para hacer el mejor uso del WDT,

WDT Durante la En el modo al apagar el oscilador se detiene, lo que significa que el WDT también se detiene. Mientras que en el modo
Powerdown, el usuario no necesita dar servicio al WDT. Hay dos métodos de salir del modo de abajo de alimentación: por un
Energía-abajo y de
restablecimiento de hardware o por medio de una interrupción externa nivel activado que está activado antes de entrar en el
reposo modo de Power-abajo. Cuando la Energía-abajo se sale con reinicio de hardware, el mantenimiento del WDT debe ocurrir como
lo hace normalmente cuando el AT89C55WD se pone a cero. Al salir de la Energía-abajo con una interrupción es
significativamente diferente. La interrupción se mantiene baja lo suficiente para que el oscilador se estabilice. Cuando la
interrupción se lleva alto, la interrupción es atendida. Para evitar que el WDT de restablecer el dispositivo mientras que el pin de
interrupción se mantiene baja, el WDT no se inicia hasta que la interrupción se tira alto.

Para asegurar que el WDT no se desborde dentro de algunos estados de salir de la Energía-abajo, lo mejor es reiniciar el WDT
justo antes de entrar al apagar es.

Antes de entrar en el modo de espera, el bit WDIDLE en SFR AUXR se utiliza para determinar si el WDT sigue contando si está
habilitado. El WDT mantiene conteo durante IDLE (WDIDLE bit =
0) como el estado predeterminado. Para evitar que el WDT de restablecer el AT89C55WD mientras que en el modo inactivo, el usuario siempre
debe establecer un temporizador que periódicamente IDLE salida, servicio de WDT, y modo IDLE vuelven a entrar.

Con WDIDLE bit activado, el WDT dejará de contar en el modo inactivo y se reanuda el conteo después de la salida desde el ralentí.

UART El UART en el AT89C55WD opera de la misma manera que el UART en el AT89C51 y AT89C52. Para más información, véase
diciembre de 1997 microcontrolador Data Book, página 2-
48, sección titulada, “Interfaz de serie”.

10 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Temporizador 0 y 1 Temporizador 0 y Timer 1 en el AT89C55WD operan de la misma manera como temporizador 0 y Timer 1 en el AT89C51 y
AT89C52.

temporizador 2 Temporizador 2 es un temporizador / contador de 16 bits que C un operar ya sea como un temporizador o un contador de eventos. El tipo de operación es

seleccionado por bit C / T2 en el SFR T2CON (que se muestra en la Tabla 2). Temporizador 2 tiene tres modos de funcionamiento: de captura, auto-recarga

(hacia arriba o hacia abajo de conteo), y el generador de velocidad de transmisión. Los modos se seleccionan por los bits en T2CON, como se muestra en la

Tabla 2.

Timer 2 consta de dos registros de 8 bits, TH2 y TL2. En la función del temporizador, el registro TL2 se incrementa cada ciclo de la
máquina. Desde un ciclo de máquina se compone de 12 períodos del oscilador, la tasa de recuento es 1/12 de la frecuencia del
oscilador.

Tabla 5. Modos de funcionamiento del temporizador 2

RCLK + TCLK CP / RL2 TR2 MODO

0 0 1 16 bits Auto-Recarga

0 1 1 Captura de 16 bits

1 X 1 Generador velocidad en baudios

X X 0 (Apagado)

En la función de contador, el registro se incrementa en respuesta a una transición de 1 a 0 en su correspondiente clavija de entrada
externa, T2. En esta función, la entrada externa se muestrea durante S5P2 de cada ciclo de la máquina. Cuando las muestras
presentan un alto en un ciclo y la mínima en el siguiente ciclo, el recuento se incrementa. El nuevo valor de recuento aparece en el
Registro durante S3P1 del ciclo siguiente a aquel en que se detectó la transición. Dado que se requieren dos ciclos de máquina (24
períodos del oscilador) para reconocer una transición de 1 a 0, la tasa de recuento máxima es de 1/24 de la frecuencia del oscilador.
Para asegurar que un nivel dado se muestrea al menos una vez antes de que cambie, el nivel debe ser mantenida durante al menos
un ciclo completo de la máquina.

Modo de captura En el modo de captura, dos opciones son seleccionados por EXEN2 poco en T2CON. Si EXEN2 = 0, temporizador 2 es un
temporizador de 16 bits o de contador que sobre conjuntos de desbordamiento mordió TF2 en T2CON. Este bit puede ser utilizado para
generar una interrupción. Si EXEN2 = 1, el temporizador 2 realiza la misma operación, pero una transición 1-to0 en T2EX entrada
externa también hace que el valor de la corriente en TH2 y TL2 a ser capturados en RCAP2H y RCAP2L, respectivamente. Además, la
transición a T2EX causa EXF2 bit en T2CON ser conjunto. El bit EXF2, como TF2, puede generar una interrupción. El modo de captura
se ilustra en la Figura 5.

Auto-recarga (arriba o abajo Temporizador 2 puede ser programado para contar hacia arriba o hacia abajo cuando se configura en el modo de auto-recarga de 16 bits. Esta

del contador) característica es invocado por el DCEN (abajo del contador: habilitado) bit situado en el SFR T2MOD (ver Tabla 6). Al reinicio, el bit DCEN se establece
en 0 para que el temporizador 2 pondrá por defecto a contar hacia arriba. Cuando se establece DCEN, temporizador 2 puede contar hacia arriba o hacia
abajo, dependiendo del valor del pasador T2EX.

11
1921b-MICRO-09/02
Figura 5. Temporizador en modo de captura

OSC ÷ 12
C / T2 = 0

TL2 TF2

DESBORDAMIENTO
CONTROLAR
TR2
C / T2 = 1 RCAP2H TH2

T2 PIN CAPTURAR

RCAP2L
DETECTOR
TIMER 2
INTERRUPCIÓN

T2EX PIN EXF2

CONTROLAR
EXEN2

La figura 6 muestra el temporizador 2 contando automáticamente cuando DCEN = 0. En este modo, dos opciones son
seleccionados por EXEN2 poco en T2CON. Si EXEN2 = 0, Timer 2 cuenta hasta 0FFFFh y a continuación, establece el bit de
TF2 en desbordamiento. El desbordamiento también hace que los registros del temporizador será cargado nuevamente con el
valor de 16 bits en RCAP2H y RCAP2L. Los valores de temporizador en la captura y ModeRCAP2H RCAP2L están predefinidos
por el software. Si EXEN2 = 1, una recarga de 16 bits puede ser activado ya sea por un desbordamiento o por una transición de 1
a 0 en T2EX entrada externa. Esta transición también establece el bit EXF2. Tanto los bits de TF2 y EXF2 pueden generar una
interrupción si está habilitado. Ajuste del bit DCEN permite temporizador 2 para contar hacia arriba o abajo, como se muestra en
la Figura 6. En este modo, los controles de pasador T2EX la dirección de la cuenta. Un 1 lógico en T2EX hace que el
temporizador 2 de contaje adelante. El temporizador se desbordará en 0FFFFh y establecer el bit de TF2.

Un 0 lógico en T2EX hace temporizador de cuenta atrás 2. El temporizador subdesborda cuando TH2 y TL2 son iguales a los valores
almacenados en RCAP2H y RCAP2L. Los conjuntos de subdesbordamiento del TF2 bits y provoca 0FFFFh a ser recargados en los registros del
temporizador.

El EXF2 bit alterna cada vez que el temporizador 2 desbordamientos o underflow y se pueden utilizar como un bit 17 de resolución. En este
modo de funcionamiento, EXF2 no marca una interrupción.

12 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

La Figura 6. Timer 2 Auto Modo de recarga (DCEN = 0)

÷ 12
C / T2 = 0

TH2 TL2

CONTROLAR DESBORDAMIENTO

TR2
C / T2 = 1
RECARGAR

T2 PIN
TIMER 2
INTERRUPCIÓN
RCAP2H RCAP2L

TF2
DETECTOR

T2EX PIN EXF2

CONTROLAR
EXEN2

Tabla 6. T2MOD - Temporizador 2 Modo Registro de Control

T2MOD Dirección = 0C9H Restablecer Valor = XXXX XX00B

No Bit direccionable

- - - - - - T2OE DCEN

Poco 7 6 5 4 3 2 1 0

Símbolo Función

- No se ha aplicado, reservado para el futuro

T2OE Temporizador 2 bits de habilitación de salida

DCEN Cuando se establece, este bit permite temporizador 2 para ser configurado como un arriba / abajo OSC contador

13
1921b-MICRO-09/02
La Figura 7. Timer 2 Auto Modo de recarga (DCEN = 1)

PALANCA
(Descontaje valor de recarga)

0FFH 0FFH
EXF2

OSC ÷ 12 DESBORDAMIENTO

C / T2 = 0

TH2 TL2 TF2

CONTROLAR
TR2
TIMER 2
C / T2 = 1
INTERRUPCIÓN

T2 PIN

RCAP2H RCAP2L
COUNT
(Contaje valor de recarga) DIRECCIÓN 1 =
UP 0 = DO

T2EX PIN

Figura 8. Temporizador 2 Velocidad de transmisión en modo generador

÷2
"1"
NOTA: OSC. FREC. Se divide por 2, NO 12
SMOD1

OVERFLOW

OSC ÷2
C / T2 = 0
"1" "0"
TH2 TL2
RCLK
RELOJ
CONTROLAR Rx
÷ dieciséis
TR2
C / T2 = 1
"1" "0" "0" TIMER 1
T2 PIN
TCLK
RCAP2H RCAP2L RELOJ
Tx
DETECTOR ÷ dieciséis

TIMER 2
T2EX PIN EXF2
INTERRUPCIÓN

CONTROLAR

EXEN2

14 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Generador Timer 2 se selecciona como el generador de velocidad de transmisión mediante el establecimiento de TCLK y / o RCLK en T2CON (Tabla

2). Tenga en cuenta que las velocidades de transmisión para transmisión y recepción puede ser diferente si el temporizador 2 se utiliza para el receptor o
velocidad en baudios
el transmisor y el temporizador 1 se utiliza para la otra función. Configuración RCLK y / o TCLK pone temporizador 2 en su modo de generador de

velocidad de transmisión, como se muestra en la figura 8. El modo de generador de velocidad en baudios es similar al modo de auto-recarga, en que un

vuelco en TH2 hace que el temporizador de 2 registros que volver a cargar con el valor de 16 bits en los registros RCAP2H y RCAP2L, que se han

establecido previamente por software.

Las velocidades de transmisión en los modos 1 y 3 se determinan por la tasa de desbordamiento del contador de tiempo 2 de acuerdo con la siguiente ecuación.

Temporizador 2 Tasa de desbordamiento

Modos 1 y 3 Velocidad de transmisión = ------------------------------------------------------------
dieciséis

El temporizador se puede configurar para el correo ITH er temporizador o contador de operaciones. En la mayoría de aplicaciones, se configura para el temporizador

de funcionamiento (CP / T2 = 0). La operación del temporizador es diferente para Timer 2 cuando se utiliza como un generador de velocidad en baudios.

Normalmente, como un temporizador, que se incrementa cada ciclo de la máquina (en 1/12 la frecuencia del oscilador). Como un generador de velocidad en

baudios, sin embargo, se incrementa cada vez que el estado (en media la frecuencia del oscilador). La fórmula velocidad de transmisión es la siguiente.

Modos 1 y 3 Oscilador de frecuencia 32 x

--------------------------------------- = --------------------------------------------------------------------------------------
Velocidad de transmisión [65536-RCAP2H, RCAP2L)]

donde (RCAP2H, RCAP2L) es el contenido de RCAP2H y RCAP2L tomado como un entero sin signo de 16 bits.

Timer 2 como un generador de velocidad en baudios se muestra en la figura 8. Esta figura sólo es válida si RCLK o TCLK = 1 en
T2CON. Tenga en cuenta que un vuelco en TH2 no establece TF2 y no generar una interrupción. Nota también, que si se establece
EXEN2, una transición de 1 a 0 en T2EX fijará EXF2 pero no causa una recarga a partir de (RCAP2H, RCAP2L) a (TH2, TL2). Así,
cuando el temporizador 2 está en uso como un generador de velocidad en baudios, T2EX se puede utilizar como una interrupción
externa adicional. Tenga en cuenta que cuando el temporizador 2 está en marcha (TR2 = 1) como un temporizador en el modo de
generador de velocidad de transmisión, TH2 o TL2 no deben ser leen o escriben a. En estas condiciones, el temporizador se
incrementa cada vez que el estado y los resultados de una lectura o escritura puede no ser exacta. Los registros RCAP2 se pueden
leer, pero no deben ser escritos a, debido a que una escritura podría superponerse una escritura de recarga y la causa y / o errores
de recarga.

15
1921b-MICRO-09/02
La Figura 9. Temporizador 2 en la hora de salida Modo

TL2 (8 TH2 (8
OSC 2
bits) bits)

TR2

RCAP2L RCAP2H

BIT C / T2

P1.0
2
(T2)

T2OE (T2MOD.1)

DETECTOR

P1.1 TIMER 2
(T2EX) EXF2
INTERRUPCIÓN

EXEN2

dieciséis AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Programable Clock Un reloj de ciclo de trabajo del 50% puede ser programado para salir en la parte P1.0, como se muestra en la Figura 9. Este perno, además de ser un
pasador regular de I / O, tiene dos funciones alternativas. Puede ser programado para introducir el reloj externo para temporizador / contador 2 o a la
Out
salida de un reloj de ciclo de trabajo del 50% que va desde 61 Hz a 4 MHz para una frecuencia de funcionamiento 16 MHz.

Para configurar el temporizador / contador 2 como un generador de reloj, el bit C / T2 (T2CON.1) debe ser limpiado y se mordió T2OE

(T2MOD.1) debe ajustarse. Bit TR2 (T2CON.2) se inicia y se detiene el temporizador. La frecuencia de reloj de salida depende de la

frecuencia del oscilador y el valor de recarga de Timer 2 registros de captura (RCAP2H, RCAP2L), como se muestra en la siguiente

ecuación.

Oscilador de frecuencia 4 x [65536-

Reloj y salida de frecuencia = -------------------------------------------------------------------------------------
(RCAP2H, RCAP2L)]

En el modo de reloj de salida, el temporizador 2 roll-off no generará una interrupción. Este comportamiento es similar a cuando Timer 2 se utiliza
como un generador de velocidad en baudios. Es posible utilizar Timer 2 como un generador de velocidad en baudios y un generador de reloj
simultáneamente. Nótese, sin embargo, que la velocidad de transmisión y las frecuencias Clockout no se puede determinar de forma
independiente el uno del otro, ya que tanto el uso RCAP2H y RCAP2L.

interrupciones El AT89C55WD tiene un total de seis vectores de interrupción: dos interrupciones externas (INT0 y INT1), tres interrupciones del temporizador
(temporizadores 0, 1, y 2), y la interrupción del puerto serie. Estas interrupciones se muestran todas en la figura 10.

Cada una de estas fuentes de interrupción puede ser activado o desactivado por el establecimiento o la eliminación de un bit en la función especial Registro IE de

forma individual. IE también contiene un bit de desactivación global, EA, lo que deshabilita todas las interrupciones a la vez.

Tenga en cuenta que la tabla 5 muestra que la posición de bit IE.6 está sin aplicarse. software de usuario no debería escribir un '1'
para esta posición de bit, ya que puede ser utilizado en futuros productos AT89. Timer 2 de interrupción se genera por el OR lógico
de los bits de TF2 y EXF2 en T2CON registro. Ninguna de estas banderas se borra por hardware cuando la rutina de servicio se guía
vectorial a. De hecho, la rutina de servicio puede tener que determinar si era o TF2 EXF2 la que se genera la interrupción, y que poco
tendrá que ser aclarado en el software.

El temporizador 0 y Timer 1 banderas, TF0 y TF1, se fijan en S5P2 del ciclo en el que los temporizadores de desbordamiento. Los valores son
entonces consultados por la circuitería en el siguiente ciclo. Sin embargo, el indicador de temporización 2, TF2, se fija en S2P2 y se sondea en el
mismo ciclo en el que se desborda el temporizador.

17
1921b-MICRO-09/02
 Tabla 7. Habilitación de interrupción (IE) Registro

(MSB) (LSB)

EA - ET2 ES ET1 EX1 ET0 EX0

Activar Bit = 1 permite la interrupción. Activar bit = 0

desactiva la interrupción.

Símbolo Posición Función

EA IE.7 Deshabilita todas las interrupciones. Si EA = 0, sin interrupción se reconoció. Si EA = 1, cada fuente de interrupción

está habilitada de forma individual o con discapacidad mediante el establecimiento o borrar su bit de habilitación.

- IE.6 Reservado.

ET2 IE.5 Timer 2 de interrupción bit de habilitación.

ES IE.4 Puerto serie de interrupción bit de habilitación.

ET1 IE.3 Timer 1 interrupción bit de habilitación.

EX1 IE.2 Interrupción externa 1 bit de habilitación.

ET0 IE.1 Temporizador 0 bit de habilitación de interrupción.

EX0 IE.0 Interrupción externa 0 bit de habilitación.

software de usuario no debe escribir 1s a los bits reservados, ya que pueden ser utilizados en futuros productos AT89.

La Figura 10. Fuentes de interrupción

INT0 IE0
1

TF0

INT1 IE1
1

TF1

TI
RI

TF2
EXF2

18 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Oscilador XTAL1 y XTAL2 son la entrada y salida, respectivamente, de un amplificador de inversión que puede ser configurado para su uso
como un oscilador en el chip, como se muestra en la figura 11. Cualquiera de un cristal de cuarzo o resonador cerámico puede ser
características
utilizado. Para accionar el dispositivo desde una fuente de reloj externa, XTAL2 debe dejarse sin conectar mientras XTAL1 es
accionado, como se muestra en la Figura 12. No hay requisitos en el ciclo de trabajo de la señal de reloj externo, ya que la entrada a
los circuitos de reloj interno es a través deben observarse una alta división por dos flip-flop, pero las tensiones mínima y máxima y las
especificaciones de tiempo de baja.

Modo inactivo En el modo de espera, éste se pone a dormir mientras la CPU todos los periféricos en chip permanecen activos. El modo es invocado por el
software. El contenido de la memoria RAM en el chip y todos los registros de funciones especiales se mantienen sin cambios durante este modo.
El modo de inactividad puede ser terminado por cualquiera de interrupción habilitado o por un reinicio de hardware.

Tenga en cuenta que cuando el modo de espera se termina por un restablecimiento de hardware, el dispositivo normalmente se reanuda la
ejecución del programa desde donde lo dejó, hasta dos ciclos de la máquina antes de que el algoritmo de reset interno toma el control. En el chip
de hardware inhibe el acceso a la memoria RAM interna en este caso, pero el acceso a los pines del puerto no se inhibe. Para eliminar la
posibilidad de una escritura inesperada a un pin del puerto cuando el modo de espera se termina por un reset, la instrucción siguiente a aquel que
invoca el modo de inactividad no debe escribir en un pin del puerto o en la memoria externa.

Modo de En el modo de Powerdown, el oscilador se detiene, y la instrucción que invoca Powerdown es la última instrucción ejecutada. La
memoria RAM en el chip y los registros de funciones especiales conservan sus valores hasta que se termine el modo de desconexión
apagado
del equipo. Salir de la Energía-abajo puede ser iniciada por un restablecimiento de hardware o por una interrupción externa activada.
Restablecer las SFR redefine pero no cambia la RAM en el chip. El reinicio no debe ser activada antes de V CC vuelve a su nivel
normal de operación y debe ser mantenido lo suficientemente largo para permitir que activa el oscilador se reinicie y se estabilice.

La Figura 11. Conexiones de oscilador

C2
XTAL2

C1
XTAL1

GND

Nota: C1, C2 = 30 pF ± 10 pF para cristales

= 40 pF ± 10 pF para resonadores de cerámica

19
1921b-MICRO-09/02
 La Figura 12. Configuración de la unidad de reloj externo

CAROLINA DEL NORTE XTAL2

EXTERNO
OSCILLATOR XTAL1
SEÑAL

GND

Tabla 8. Estatuto de los pernos externa durante los modos de espera y apagado

Modo memoria de programa CERVEZA INGLESA PSEN PORT0 PUERTO1 PORT2 PORT3

Ocioso Interno 1 1 Datos Datos Datos Datos

Ocioso Externo 1 1 Flotador Datos Habla a Datos

Corriente cortada Interno 0 0 Datos Datos Datos Datos

Corriente cortada Externo 0 0 Flotador Datos Datos Datos

20 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Programa El AT89C55WD tiene tres bits de bloqueo que se pueden dejar sin programar (U) o pueden ser programados (P) para obtener las
características adicionales que se enumeran en la tabla siguiente.
Bloqueo de memoria

Bits Tabla 9. Modos de protección de bloqueo de bits

Program Lock Bits

LB1 LB2 LB3 Tipo de protección

1 T T bloqueo de programa U No se cuenta.

MOVC instrucciones ejecutadas desde mem programa externo o Y están deshabilitados de ir a

buscar el código de bytes de la memoria interna, EA se muestrea y se aferró de reposición, y aún
2 PAG T T
más la programación de la memoria flash está desactivado.

3 PAG PAG T Igual que el modo 2, pero verifica también se desactiva.

4 PAG PAG PAG Igual que el modo 3, pero la ejecución externa también se desactiva.

Cuando se programa bit de bloqueo 1, el nivel lógico en la patilla de EA es muestreada y bloqueada durante el restablecimiento. Si el
dispositivo está encendido y sin un reset, el pestillo de ITI alizes a un valor aleatorio y mantiene ese valor hasta que se active de reposición.
El valor retenido de EA debe estar de acuerdo con el nivel actual de la lógica en ese pin para que el dispositivo funcione correctamente.

Programación del El AT89C55WD se envía con la matriz de memoria flash en el chip listo para ser programado. La interfaz de programación

flash necesita un programa de alta tensión (12 voltios) señal de habilitación y es compatible con terceros convencional flash o EPROM
programadores. La matriz de memoria de código AT89C55WD está programado byte por byte.

Programación Algoritmo: Antes de programar el AT89C55WD, la dirección, datos y señales de control deben establecerse de
acuerdo con la tabla de Flash modo de programación y las figuras 13 y 14. Para programar el AT89C55WD, tomar las siguientes
medidas:

1. Entrada de la posición de memoria deseada en las líneas de dirección.

2. Introducir los datos correspondientes bytes en las líneas de datos.

3. Active la combinación correcta de señales de control.

4. Elevar EA / V PÁGINAS a 12V.

5. ALE Pulso / PROG una vez para programar un byte de la matriz Flash o los bits de bloqueo. El ciclo bytewrite es
auto-programado y por lo general no más de 50 mu s toma. Repetir los pasos 1 a 5, el cambio de la dirección y los
datos para toda la matriz o hasta el final del archivo de objeto se alcanza.

La viruta borra de secuencia: Antes de la AT89C55WD puede ser reprogramado, una operación de viruta borra necesita ser
realizado. Para borrar el contenido de la AT89C55WD, siga esta secuencia:

1. Levante V CC a 6.5V.

2. ALE Pulso / PROG una vez (duración de 200 - 500 ns).

3. Esperar a 150 ms.

4. Poder V CC hacia arriba y abajo a 6.5V.

5. Pulso ALE / PROG una vez (duración de 200 - 500 ns).

6. Espere a 150 ms.

7. Poder V CC hacia arriba y abajo a 6.5V.

Sondeo de datos: El AT89C55WD cuenta con datos de sondeo para indicar el final de un ciclo de escritura. Durante un ciclo de escritura, un
intento de lectura del último byte escrito se traducirá en el complemento de los datos escritos en P0.7. Una vez que el ciclo de escritura se ha
completado, la verdadera datos son válidos en todos los OUT-

21
1921b-MICRO-09/02
 pone, y el siguiente ciclo puede comenzar. Sondeo de datos puede comenzar en cualquier momento después de que se ha iniciado un ciclo de escritura.

Listo / Ocupado: El progreso de la programación de bytes también se puede controlar por el RD Y / BS señal de salida Y. P3.0 se tira baja
después ALE pasa a nivel alto durante la programación para indicar ocupado. P3.0 se tira de alta de nuevo cuando la programación se
realiza para indicar LISTO.

Programa Verificar: Si los bits de bloqueo de LB1 y LB2 no han sido programados, los datos del código de programar se puede volver lectura a
través de las líneas de direcciones y datos para la verificación. El estado de los bits de bloqueo individuales puede ser verificada directamente por la
lectura de vuelta.

La lectura de los bytes de la firma: Los bytes de firma son leídos por el mismo procedimiento como una verificación normal de
ubicaciones 000H, 100H, 200H y, excepto que P3.6 y P3.7 debe ser tirado a un lógico bajo. Los valores devueltos son los
siguientes:

(000H) = 1EH indica fabricado por Atmel (100H) = 55H

(200H) = 06H indica 89C55WD

22 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Interfaz de Cada byte de código de la matriz Flash puede ser programado mediante el uso de la combinación apropiada de señales de control. El ciclo de
operación de escritura es auto-sincronizado y una vez iniciado, automáticamente el tiempo mismo hasta su finalización.
programación

La mayoría de los principales proveedores a nivel mundial de programación ofrecen soporte para la serie microcontrolador Atmel. Por favor, póngase en contacto

con el proveedor de la programación local para la revisión del software apropiado.

Tabla 10. Programación Flash Modos

P3.4 P2.5-0 P1.7-0

ALE / EA / V PÁGINAS datos
Modo V CC RST PSEN PROG P2.6 P2.7 P3.3 P3.6 P3.7 P0.7-0 Habla a

(1)

Escribir datos Código 5V H L 12V L H H H H re EN A14 A13-8 A7-0

Código de lectura de datos 5V H L H H / 12V L L L H H re FUERA A14 A13-8 A7-0

(2)

Bloqueo de escritura Bit 1 6.5V H L 12V H H H H H X X X X

(2)

Bloqueo de escritura Bit 2 6.5V H L 12V H H H L L X X X X

(2)

Bloqueo de escritura Bit 3 6.5V H L 12V H L H H L X X X X

P0,2,
Bloqueo de lectura Bits
5V H L H H H H L H L P0.3, X X X
1, 2, 3
P0.4

(3)

La viruta borra 6.5V H L 12V H L H L L X X X X

Leer Atmel ID 5V H L H H L L L L L 1EH X XX 0000 00H

ID de dispositivo de lectura 5V H L H H L L L L L 55H X XX 0001 00H

ID de dispositivo de lectura 5V H L H H L L L L L 06H X XX 0010 00H

Notas: 1. Escribir código de datos requiere un 200 ns PRO pulso G.

2. Escribir Lock Bits requiere un pulso PROG 100 mu s.
3. viruta eras e requiere unos 200 ns - 500 ns de pulso PROG.
4. señal RDY / BSY se emite en P3.0 durante la programación.

23
1921b-MICRO-09/02
 La Figura 13. La programación de la memoria flash

4,5 V a 5,5 V
AT89C55WD
A0 - A7 V CC
ADDR. 0000H / 4FFFH P1.0 - P1.7
A8 - A13
PGM
P2.5 P0
DATOS
A14 * P3.4
P2.6
P2.7
VER TABLA DE CERVEZA INGLESA PROG
FLASH modos de P3.3
programación P3.6 P2.0 -

P3.7

XTAL2 EA V IH/ V
PP

3-33 MHz
RDY /
P3.0
BSY

XTAL1 RST V IH

GND PSEN

La Figura 14. Verificación de la memoria Flash

4,5 V a 5,5 V
AT89C55WD
A0 - A7 V CC
ADDR. 0000H / 4FFFH P1.0 - P1.7
A8 - A13 PGM DATOS
P2.5 P0 (USO 10K
A14 * P3.4 PULL-UPS)
P2.6
P2.7
VER TABLA DE CERVEZA INGLESA

FLASH modos de P3.3

programación P3.6 P2.0 -
V IH
P3.7

XTAL2 EA

3-33 MHz

XTAL1 RST V IH

GND PSEN

Nota: * Programación de línea de dirección A14 (P3.4) no es la misma que la línea de dirección de memoria externa A14 (P2.6).

24 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Programación Flash y Características de verificación

T A = 20 ° C a 30 ° C, V CC = 4,5 V a 5,5 V

Símbolo Parámetro min Max Unidades

V PÁGINAS Programación Voltaje de alimentación 11.5 12.5 V

yo PÁGINAS Programación Corriente de suministro 10 mamá

yo CC V CC Corriente de suministro 30 mamá

1 / t CLCL oscilador de frecuencia 3 33 megahercio

t AVGL Configuración de la dirección a PROG baja 48t CLCL

t GHAX Dirección Hold después de prog 48t CLCL

t DVGL Configuración de datos a bajo PROG 48t CLCL

t GHDX Después de retención de datos PROG 48t CLCL

t EHSH P2.7 (ENABLE) Mayor a V PÁGINAS 48t CLCL

t SHGL V PÁGINAS Configuración para PROG baja 10 mu s

t GHSL V PÁGINAS Después de retención PROG 10 mu s

t GLGH PROG Ancho 0.2 1 mu s

t AVQV Dirección de datos válido 48t CLCL

t ELQV HABILITAR Menor a datos Válido 48t CLCL

t EHQZ Flotador de datos Una vez desbloqueado 0 48t CLCL

t GHBL PROG de mayor a menor OCUPADO 1.0 mu s

t baño Byte de escritura Tiempo de ciclo 80 mu s

25
1921b-MICRO-09/02
Programación Flash y formas de onda de verificación
PROGRAMACIÓN VERIFICACIÓN
P1.0 - P1.7
HABLA A HABLA A
P2.0 - P2.5
P3.4 t AVQV

PORT 0 DATOS EN SALIDA DE DATOS

t DVGL t GHDX
t AVGL t GHAX

ALE / PROG
t SHGL t GHSL
t GLGH

V PÁGINAS
LÓGICA 1 0
EA / V PÁGINAS lógico

t EHSH t EHQZ
t ELQV
P2.7
(ENABLE)
t GHBL
P3.0 (RDY
/ BSY) OCUPADO LISTO

t baño

Bloqueo de programación Bit

Condiciónes de la prueba

Preparar

Lockbit_1, 2 o 3
Configuración de datos

100 mu s
ALE / PROG

VCC = 4,5 V a 5,5 V Esperar 10 ms

VCC = 6.5V
para volver a cargar nuevo estado

de bit de bloqueo

26 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Paralelo de la viruta de modo de borrado

Condiciónes de la prueba
Configurar las condiciones de prueba
Preparar

200 ns 200 ns

ALE / PROG

DC DC
P3 <0> Borrar Erase Borrar Erase

VCC = 4,5 V a 5,5 V

VCC = 6.5V
Esperar 10 ms antes de
reprogramación
10 ms

27
1921b-MICRO-09/02
Índices absolutos máximos*
Temperatura de funcionamiento .................................. -55 ° C a + 125 ° C *CUENTA:
DARSE Valores superiores a los que figuran en “Calificaciones máximos absolutos”
pueden causar daños permanentes en el dispositivo. Esta es una

Temperatura de almacenamiento ..................................... -65 ° C a + 150 ° C
Cualquier voltaje en Pin
con respecto a tierra .....................................- 1.0V a 7.0V +
6,6 V Tensión máxima de funcionamiento ............................................
calificación de esfuerzo de solamente y operación funcional del dispositivo
en estas u otras condiciones más allá de los indicados en las secciones
operativas de esta memoria descriptiva no está implícita. La exposición a
condiciones absolutos máximos de calificación para períodos prolongados
puede afectar a la fiabilidad del dispositivo.

DC Corriente de salida ............................................... ....... 15,0 mA

Características DC
Los valores que se muestran en esta tabla son válidos para T A = - 40 ° C a 85 ° C y V CC = 4.0V a 5.5V, a menos que se indique lo contrario.

Símbolo Parámetro Condición min Max Unidades

V ILLINOIS Baja Tensión de entrada (Excepto EA) - 0.5 0,2 V CC- 0.1 V

V IL1 La entrada de baja tensión (EA) - 0.5 0,2 V CC- 0.3 V

V IH Entrada de alta tensión (Excepto XTAL1, RST) 0,2 V CC + 0.9 V CC + 0.5 V

V IH1 Entrada de alta tensión (XTAL1, RST) 0,7 V CC V CC + 0.5 V

V OL Salida de baja tensión ( 1) ( Puertos 1,2,3) yo OL = 1,6 mA 0.45 V

V OL1 Salida de baja tensión ( 1) ( Puerto 0, ALE, PSEN) yo OL = 3,2 mA 0.45 V

yo OH = - 60 μA, V CC = 5V ± 10% 2.4 V

Salida de alta tensión (Puertos
V OH yo OH = - 25 μA 0,75 V CC V
1,2,3, ALE, PSEN)
yo OH = - 10 μA 0,9 V CC V

yo OH = - 800 μA, V CC = 5V ± 10% 2.4 V

Salida de alta tensión (puerto 0 en el
V OH1 yo OH = - 300 μA 0,75 V CC V
modo bus externo)
yo OH = - 80 μA 0,9 V CC V

yo ILLINOIS 0 lógico Corriente de entrada (puertos 1,2,3) V IN = 0.45V - 50 μA

yo TL Logical de 1 a 0 de corriente (Puertos 1,2,3) V IN = 2V, V CC = 5V ± 10% - 650 μA

yo LI Corriente de fuga de entrada (puerto 0, EA) 0,45 <V EN < V CC ± 10 μA

RRST Restablecer desplegable Resistencia 10 30 kΩ

C IO capacitancia Frec prueba. = 1 MHz, T A = 25 ° C 10 pF

Modo Activo, 12 MHz 25 mamá

Corriente de suministro de energía
yo CC Modo inactivo, 12 MHz 6.5 mamá

Modo de apagado ( 1) V CC = 5.5V 100 μA

Notas: 1. En el estado de equilibrio (no transitorios) condiciones, I OL debe limitarse externamente como sigue:
me máximo OL por puerto pin: 10 mA máximo I OL por
puerto de 8 bits: Puerto 0: 26 mA
Los puertos 1, 2, 3: 15 mA

Me total máxima OL para todos los pines de salida: 71 mA Si yo OL excede la condición de prueba, V OL puede exceder la especificación relacionada. Pines no están garantizados para hundirse más
corriente que las condiciones de las pruebas enumeradas.

2. V mínimo CC Para una alimentación de abajo es 2V.

28 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

C.A. En condiciones de funcionamiento, capacidad de carga para el puerto 0, ALE / PROG y PSEN = 100 pF; capacidad de carga para todas
las otras salidas = 80 pF.
características

Características del Programa externa y memoria de datos

12 MHz del oscilador oscilador variable

Símbolo Parámetro min Max min Max Unidades

1 / t CLCL oscilador de frecuencia 0 33 megahercio

t LHLL ALE Ancho de Pulso 127 2t CLCL- 40 ns

t AVLL Dirección válida a la baja ALE 43 t CLCL- 25 ns

t LLAX Dirección de retención Una vez ALE baja 48 t CLCL- 25 ns

t LLIV ALE Menor a válidos de la instrucción En 233 4t CLCL- sesenta y cinco ns

t LLPL ALE Menor a PSEN baja 43 t CLCL- 25 ns

t PLPH PSEN de ancho de pulso 205 3t CLCL- 45 ns

t pLIV PSEN Menor a válidos de la instrucción En 145 3t CLCL- 60 ns

t PXIX Retención Instrucción de entrada Después de PSEN 0 0 ns

t PXIZ Flotador Instrucción de entrada Después de PSEN 59 t CLCL- 25 ns

t PXAV PSEN a dirección válida 75 t CLCL- 8 ns

t AVIV Dirección de Instrucción válido en 312 5t CLCL- 80 ns

t PLAZ PSEN Menor a Dirección del flotador 10 10 ns

t RLRH RD ancho de pulso 400 6t CLCL- 100 ns

t WLWH WR ancho de pulso 400 6t CLCL- 100 ns

t RLDV RD Menor a datos válidos En 252 5t CLCL- 90 ns

t RHDX Después de retención de datos RD 0 0 ns

t RHDZ Flotador de datos Después de RD 97 2t CLCL- 28 ns

t LLDV ALE Menor a datos válidos En 517 8t CLCL- 150 ns

t AVDV Dirección de datos válidos En 585 9t CLCL- 165 ns

t LLWL ALE Menor a RD o WR baja 200 300 3t CLCL- 50 3t CLCL + 50 ns

t AVWL Dirección a RD o WR baja 203 4t CLCL- 75 ns

t QVWX Los datos Válido a WR Transición 23 t CLCL- 30 ns

t QVWH Válido datos a alta WR 433 7t CLCL- 130 ns

t WHQX Después de retención de datos WR 33 t CLCL- 25 ns

t RLAZ RD Menor a Dirección del flotador 0 0 ns

t WHLH RD o WR alta a alta ALE 43 123 t CLCL- 25 t CLCL + 25 ns

29
1921b-MICRO-09/02
Lectura de memoria externa del ciclo del programa

t LHLL

CERVEZA INGLESA

t PLPH
t AVLL t LLIV
t LLPL
PSEN t pLIV
t PXAV
t PLAZ
t PXIZ
t LLAX
t PXIX

PORT 0 A0 - A7 INSTR EN A0 - A7

t AVIV

PUERTO 2 A8 - A15 A8 - A15

Ciclo de lectura de la memoria de datos externa

t LHLL

CERVEZA INGLESA
t WHLH

PSEN
t LLDV
t RLRH
t LLWL

RD t LLAX
t RLDV t RHDZ
t AVLL
t RLAZ
t RHDX

PORT 0 A0 - A7 DE RI OR DPL DATOS EN A0 - A7 desde PCL INSTR EN

t AVWL
t AVDV

PUERTO 2 P2.0 - P2.7 O A8 - A15 DE DPH A8 - A15 DE PCH

30 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Memoria de datos externa ciclo de escritura

t LHLL

CERVEZA INGLESA
t WHLH

PSEN

t LLWL t WLWH

WR t LLAX
t AVLL t QVWX t WHQX
t QVWH

PORT 0 A0 - A7 DE RI OR DPL SALIDA DE DATOS A0 - A7 desde PCL INSTR EN

t AVWL

PUERTO 2 P2.0 - P2.7 O A8 - A15 DE DPH A8 - A15 DE PCH

Las formas de onda de reloj externas Drive

t CHCX
t CHCX t CLCH t CHCL
V CC
- 0,5 V
0,7 V CC

0,2 V - 0,1
CC
V
0.45V
t CLCX

t CLCL

Reloj externo Drive

Símbolo Parámetro min Max Unidades

1 / t CLCL oscilador de frecuencia 0 33 megahercio

t CLCL Periodo de reloj 30 ns

t CHCX High Time 12 ns

t CLCX Time Low 12 ns

t CLCH Hora de levantarse 5 ns

t CHCL Otoño 5 ns

31
1921b-MICRO-09/02
Momento de serie puerto: Registro de cambio de modo de prueba Condiciones

Los valores de esta tabla son válidas para V CC = 4.0V a 5.5V y Capacitancia de carga = 80 pF.

12 MHz Osc oscilador variable

Símbolo Parámetro min Max min Max Unidades

t XLXL Tiempo de ciclo de reloj de puerto serie 1.0 12t CLCL mu s

t QVXH Salida de datos de configuración de reloj de flanco ascendente 700 10t CLCL- 133 ns

t XHQX Retención de datos de salida Después de reloj de flanco ascendente 50 2t CLCL- 80 ns

t XHDX Retención de datos de entrada de reloj Después de flanco ascendente 0 0 ns

t XHDV Reloj de flanco ascendente de entrada de datos válido 700 10t CLCL- 133 ns

Registro de desplazamiento Modo de formas de onda sincronizadas

0 1 2 3 4 5 6 7

CERVEZA INGLESA

t XLXL
DE INSTRUCCIÓN SBUF
RELOJ
t QVXH
t XHQX
DE DATOS DE SALIDA
0 1 2 3 4 5 6 7
t XHDX
t XHDV SET TI
BORRAR RI ESCRITURA

VÁLIDO VÁLIDO VÁLIDO VÁLIDO VÁLIDO VÁLIDO VÁLIDO VÁLIDO

ENTRADA DE DATOS SET RI 8

Prueba de CA de entrada / salida de formas de onda ( 1)

V CC
- 0,5 V
0,2 V +CC
0.9V

PUNTOS DE PRUEBA

0,2 V - CC
0,1 V
0.45V

Nota: 1. Las entradas de corriente alterna durante la prueba son accionados a V CC - 0.5V para un 1 lógico y 0.45V para una lógica 0. mediciones de tiempo se realizan en V IH

min. para un 1 lógico y V ILLINOIS máx. para un 0 lógico.

Flotar formas de onda ( 1)

V CARGA + 0.1V V OL - 0.1V

V CARGA El tiempo de referencia

Puntos
V
0.1V Load V OL + 0.1V

Nota: 1. Para los fines de temporización, un pin del puerto ya no es flotante cuando se produce un cambio mV 100 del voltaje de carga. Un pasador puerto comienza a flotar cuando un cambio de 100 mV a
partir de la V cargado OH/ V OL nivel se produce.

32 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

Información sobre pedidos

Velocidad Fuente de

(MHz) alimentación Código de pedido Paquete Rango de operación

24 4.0V a 5.5V AT89C55WD-24AC-AT89C55WD 44A Comercial (0 ° C a

24JC AT89C55WD-24PC 44J 70 ° C)

40P6

AT89C55WD-24AI 44A Industrial (-40 ° C

AT89C55WD-24JI 44J a 85 ° C)

AT89C55WD-24PI 40P6

33 4,5 V a 5,5 V AT89C55WD-33AC-AT89C55WD 44A Comercial (0 ° C a

33JC AT89C55WD-33PC 44J 70 ° C)

40P6

Tipo de paquete

44A 44-plomo, plástico fino ala de gaviota Quad Flatpack (TQFP)

44J 44-plomo, plástico J-liderado chip Carrier (PLCC)

40P6 40 pines, 0.600" de ancho, de plástico paquete en línea dual (SOIC)

33
1921b-MICRO-09/02
Información del paquete

44A - TQFP

PIN 1

PIN 1 IDENTIFICADOR

mi E1 EB

D1

C 0˚ ~ 7˚

A1 A2 UN
L

COMÚN DIMENSIONES
(Unidad de medida = mm)

SÍMBOLO MIN NOM MAX NOTA

UN - - 1.20

A1 0.05 - 0.15

A2 0.95 1.00 1.05

re 11.75 12.00 12.25

D1 9.90 10.00 10.10 Nota 2

mi 11.75 12.00 12.25

notas: 1. Este paquete se ajusta a MS-026, Variación ACB referencia JEDEC.
E1 9.90 10.00 10.10 Nota 2
2. Las dimensiones D1 y E1 no incluyen saliente molde. saliente permisible es de 0,25 mm por lado.
Dimensiones D1 y E1 son las dimensiones de tamaño de cuerpo de plástico máximos incluyendo si 0.30 - 0.45
desajuste molde.
C 0.09 - 0.20
3. coplanaridad plomo es 0,10 mm como máximo.
L 0.45 - 0.75

mi 0,80 TYP

05/10/2001

TÍTULO DIBUJANDO NO. RVDO.

2325 Orchard Parkway San
44A, 44-plomo, 10 x 10 mm Tamaño del cuerpo, 1,0 mm Espesor del cuerpo,
R Jose, CA 95131 44A si
0,8 mm Paso entre, de perfil delgado de plástico caja plana y cuádruple (TQFP)

34 AT89C55WD
1921b-MICRO-09/02
 AT89C55WD

44J - PLCC

1,14 (0,045) X 45˚

1,14 (0,045) X 45˚ Nº de pin. 1
0,318 (0,0125)
IDENTIFICADOR
0,191 (0,0075)

E1 mi B1 D2 / E2
si

mi

A2
D1
A1
D
UN

0,51 (0,020) MAX

45˚ MAX (3X)

COMÚN DIMENSIONES
(Unidad de medida = mm)

SÍMBOLO MIN NOM MAX NOTA

UN 4.191 - 4,572

A1 2,286 - 3,048

A2 0,508 - -

re 17.399 - 17.653

D1 16.510 - 16,662 Nota 2

mi 17.399 - 17.653
notas: 1. Este paquete se ajusta a MS-018, Variación de alterna de referencia JEDEC.
E1 16.510 - 16,662 Nota 2
2. Las dimensiones D1 y E1 no incluyen saliente molde. protrusión admisible es
0,010" (0,254 mm) por lado. Dimensión D1 y E1 incluyen desajuste molde y se D2 / E2 14.986 - 16.002
miden a la condición material extremo en la línea de separación superior o inferior.
si 0,660 - 0,813

3. coplanaridad plomo es 0,004" (0,102 mm) como máximo. B1 0,330 - 0,533

mi 1.270 TYP

10.04.01

TÍTULO DIBUJANDO NO. RVDO.

2325 Orchard Parkway San
44J, 44-plomo, plástico J-liderado chip Carrier (PLCC) 44J
R Jose, CA 95131 si

35
1921b-MICRO-09/02
40P6 - PDIP

re
PIN 1

E1

UN

plano de asiento

A1

B
B1
mi

mi

COMÚN DIMENSIONES

0º ~ 15º ÁRBITRO
(Unidad de medida = mm)
CL
SÍMBOLO MIN NOM MAX NOTA

eB UN - - 4,826

A1 0,381 - -

re 52.070 - 52,578 Nota 2

mi 15.240 - 15.875

E1 13.462 - 13,970 Nota 2

si 0,356 - 0,559

B1 1.041 - 1,651
notas: 1. Este paquete se ajusta a MS-011, Variación de alterna de referencia JEDEC.
2. Las dimensiones D y E1 no incluyen molde Flash o protrusión. Mold Flash o L 3,048 - 3,556
protrusión no excederán de 0,25 mm (0,010" ).
C 0,203 - 0,381

eB 15.494 - 17.526

mi 2.540 TYP

28.09.01

TÍTULO DIBUJANDO NO. RVDO.

2325 Orchard Parkway San
40P6, 40-plomo (0,600" /15.24 mm de ancho) de plástico paquete en línea
Jose, CA 95131 40P6 si
dual (SOIC)
R

36 AT89C55WD
1921b-MICRO-09/02
 Sede Atmel Operaciones Atmel

Sedes corporativas Memoria RF / Automóvil

2325 Orchard Parkway San Jose, 2325 Orchard Parkway San Jose, Theresienstrasse 2 Postfach 3535 74025
CA 95131 TEL 1 (408) 441-0311 CA 95131 TEL 1 (408) 441-0311 Heilbronn, Alemania Tel (49) 71-31-67-0
FAX 1 (408) 487 hasta 2600 FAX 1 (408) 436 a 4314 FAX (49) 71-31-67-2340

Europa microcontroladores
Atmel Sarl 2325 Orchard Parkway San Jose, Este 1150 Cheyenne Mtn. Bulevar. Colorado
Route des Arsenaux 41 Case CA 95131 TEL 1 (408) 441-0311 Springs, CO 80906 TEL 1 (719) 576-3300 FAX
Postale 80 CH-1705 Fribourg Suiza FAX 1 (408) 436 a 4314 1 (719) 540 a 1759

TEL (41) 26-426-5555 FAX (41) 70602 La Chantrerie Biometría / Imaging / Hi-Rel MPU / alta velocidad
26-426-5500 BP Convertidores / RF para comunicación de datos
44306 Nantes Cedex 3, Francia TEL (33) Avenue de Rochepleine BP 123
Asia 2-40-18-18-18 FAX (33) 2-40-18-19-60
habitación 1219 38521 Saint-Egreve Cedex, France TEL (33)
Chinachem Golden Plaza 77 calle Mody 4-76-58-30-00 FAX (33) 4-76-58-34-80
Tsimhatsui Oriental Kowloon Hong ASIC / ASSP / tarjetas inteligentes
Kong Zone Industrielle 13106 Rousset Cedex,
France TEL (33) 4-42-53-60-00 FAX (33)
TEL (852) 2721-9778 Fax (852) 4-42-53-60-01
2722-1369

Japón Este 1150 Cheyenne Mtn. Bulevar. Colorado

9F, Tonetsu Shinkawa Bldg. 1-24-8 Springs, CO 80906 TEL 1 (719) 576-3300 FAX
Shinkawa 1 (719) 540 a 1759
Chuo-ku, Tokio 104-0033 Japón

TEL (81) 3-3523-3551 FAX (81) Scottish Enterprise Technology Park Maxwell Building
3-3523-7581 East Kilbride G75 0QR, Escocia TEL (44) 1355-803-000
Fax (44) 1355-242-743

correo electrónico

literature@atmel.com

sitio web
http://www.atmel.com

© 2002 Corporación Atmel.

Atmel Corporation no ofrece ninguna garantía para el uso de sus productos, distintos de los expresamente contenida en la garantía estándar de la compañía que se detalla en los Términos y Condiciones ubicados en el
sitio web de la Sociedad de Atmel. La Compañía no asume ninguna responsabilidad por los errores que puedan aparecer en este documento, se reserva el derecho a dispositivos o cambiar las especificaciones
detalladas en este documento en cualquier momento sin previo aviso, y no hace ningún compromiso de actualizar la información contenida en el presente documento. No hay licencias a patentes u otra propiedad
intelectual de Atmel son otorgados por la Sociedad en relación con la venta de productos de Atmel, expresamente o por implicación. Los productos de Atmel no están autorizados para su uso como componentes
críticos en dispositivos o sistemas de soporte vital.

ATMEL ® es una marca comercial registrada de Atmel. MCS ®- 51 es una marca comercial registrada
Impreso en papel reciclado.
de Intel Corporation. Otros términos y nombres de productos pueden ser marcas comerciales de
otros.
1921b-MICRO-09/02 xM