LOGICA PROGRAMABLE PARCIAL 1

YENNZY BARRERA
CC 1005541150

UNIDADES TECNOLÓGICAS DE SANTANDER

ELECTRONICA DIGITAL II
GRUPO E151
2021
Lo que se conoce como lógica programable puede hacerse referencia a la
posibilidad de establecer la “lógica” de un circuito integrado, definiéndola así a
través de un lenguaje que nos permite describirla a nivel alto y de esta manera
traducirla a un dispositivo.

Sabiendo esto, el dispositivo programable mas sencillo lo conocemos como

arreglo lógico o PAL. Este se define como una matriz de conexiones en conjunto
con una matriz de compuertas lógicas AND y un arreglo programable de
compuertas OR.

Igual se tiene a la CPLD la cual se forma de múltiples bloques lógicos, pero cada
uno similar a un PLD ósea una colección de PLDs individuales dentro de un chip.
La estructura de su interconexión permite a los PLDs estar conectados entre si
dentro del chip. La macrocelda es la puerta OR combinada con la circuitería
adicional algunos ejemplos serian: FFs, Mux, buffer de tres estados. Finalmente el
voltaje de integración de los CPLD’s son principalmente 5v, 3.3v, 2.5v, 1.8v y 1.5v.

Es aquí cuando se empiezan a conocer el diseño en base a la lógica programable.

Como primer elemento, se tiene a los FPGA’s, estos surgen como respuesta a la
necesidad del diseñador para obtener mayor funcionalidad en un solo dispositivo,
estos se distinguen de los PAL porque requieren estrategias de implementación
totalmente distintas. Algunas de sus densidades se tienen al SPARTAN siendo un
semiconductor y al VIRTEX, cada una de estas tiene sus costos que varían entre 1
y 8000 dólares, esto también depende del numero de compuertas que se escoja.
Algunas características destacadas de los FPGA’s son:
-Todos esos dispositivos se componen de un cierto número de módulos,
relativamente independientes entre sí, estos se pueden interconectar para formar
un circuito mayor
-el tamaño optimo de los módulos y los requerimientos de la interconexión son
dependientes totalmente del tipo de aplicación que se desee implementar en cierto
dispositivo.
-El rango que se maneja para el tamaño de los FPGA’s está entre los 1.200 hasta
20.000 compuertas, mientras que los PLD’S son solo desde algunos cientos hasta
2.000 compuertas.

Acerca del SPARTAN III-Gestión Reloj, se puede decir que se han diseñado
arboles de distribución de reloj que nos podría permitir que el reloj llegue a todos
los F.F de la FPGA en el mismo instante.

La primera familia de los FPGA’s vendría siendo el LCA, también conocido como
(“Logic Cell Array”), que básicamente no se basa en un simple arreglo
programable, sino que se componen de pequeños módulos los cuales estos son
elementos lógicos programables, mas conocidos como bloques lógicos
configurables.
Las principales características de un LCA son: Velocidad de toggle, capacidad de
puertas lógicas, numero de CLB’s, numero de IOB’s y encapsulado.
También podemos incluir los elementos lógicos programables que vendrían
siendo: IOB, CLB, RAM, DLL y la estructura de interconexión multinivel.

Se puede añadir finalmente que los circuitos integrados de aplicación especifican

(ASIC’s) son configurados por los fabricantes, pero con las funciones definidas por
el usuario-cliente, requieren meses y meses de desarrollo, pero es mas económico
que CPLD’s o FPGA’s.