Métodos Descripción Características Ejemplo

Una red que utilice el método polling tiene dos

El “polling” no es realmente una tipos de estaciones: la estación principal, y las
característica, son las acciones que se estaciones secundarias conectadas a ella.
deben realizar para un Cada estación secundaria dispone de un área
microcontrolador que no cuenta con un de almacenamiento temporal o buffer.
Polling esquema de interrupciones. Cuando una estación secundaria desea
transmitir un mensaje lo envía a este buffer,
El “polling” es una técnica de software, donde permanece hasta que la estación
donde el microcontrolador central pide que le sea transmitido.
continuamente pregunta al dispositivo La estación central llama a las estaciones
si necesita servicio. El periférico secundarias de una en una para determinar si
enciende una bandera cuando está hay alguna que tenga un mensaje que
listo para transferir datos, entonces el transmitir.
microcontrolador salta a diferentes Si la respuesta es afirmativa, se autoriza a la
rutinas de atención. estación secundaria para que transmita
inmediatamente le asigna un determinado
tiempo para que lleve a cabo la transmisión. Si
la estación no tiene mensajes para transmitir,
ha de contestar mediante un pequeño mensaje
de control.
El dispositivo avisa a la CPU de que En el caso de la entrada/salida por
requiere atención mediante una interrupciones, es el dispositivo quien
interrupción Cuando llega la establece el momento en que se realiza la
interrupción el S.O. transferencia de los datos, avisando a la CPU
de que ha ocurrido un evento (por ejemplo,
Interrupción .- Salva el estado de lo que está que el usuario haya presionado una tecla). En
haciendo este punto, debemos aclarar que en la familia
Trasfiere el control a la Rutina de 80x86 existen tres tipos de interrupciones, que
Servicio de dicha interrupción a veces producen confusión por la
.-Ejecuta la Rutina de Servicio de nomenclatura empleada en diversos textos:
dicha interrupción 1. Las traps o interrupciones software son
.- Reanuda la ejecución donde fue interrupciones invocadas por el usuario desde
interrumpida programa. En este caso, la CPU pasa a
Dichas rutinas están en memoria en ejecutar el manejador de trap asociado (su
unas direcciones apuntadas por los rutina de atención a la interrupción o ISR2 ).
vectores de interrupción 2. Las excepciones son traps generadas
.-Es el S.O., en su proceso de automáticamente en respuesta a alguna
inicialización, el que instala dichas condición excepcional producida al intentar
rutinas ejecutar una instrucción: división por cero,
código de operación ilegal. . . También en este
caso se ejecuta la ISR asociada, decidiendo,
en su caso, qué hacer con la situación
anómala.
3. Las interrupciones hardware, a las que
llamaremos simplemente “interrupciones”, se
basan en un evento hardware externo a la
CPU y no relacionado con la secuencia de
instrucciones que se esté ejecutando en ese
momento. Son las que un ingeniero electrónico
más intuitivamente relacionaría con el término
“interrupción”, y con las que vamos a tratar en
este proyecto.
DMA bodo bloque (burst)
En la e/s por polling y por interrupción Una vez que el DMA obtiene el control del bus
es la CPU la que realiza la se transfiere un bloque y la CPU queda en
transferencia de datos cuando estos espera hasta que la transferencia termina
están listos (bien comprobando el Es el método más rápido
registro de estado, o bien siendo Es el método que se utiliza con los
avisada por el dispositivo mediante dispositivos de almacenamiento secundario,
una interrupción) como discos
DMA Esto presenta los siguientes
inconvenientes DMA por robo de ciclos
Cada vez que obtiene el control del bus, el
La velocidad de transferencia está DMA transfiere una palabra, devolviéndole el
limitada a la velocidad a la que la CPU control del bus a la CPU
puede mover los datos La transferencia ser realiza con una serie de
ciclos de DMA intercalados con ciclos de CPU
Mientras dura una transferencia la
CPU no puede dedicarse a otra cosa Bus transparente
El DMA solo utiliza el bus cuando la CPU no lo
Estos problemas no tienen gran usa (p.e., durante la decodificación de una
importancia con dispositivos lentos y instrucción o utilizando la ALU) SI hay
con pocos datos que transferir, pero SI memoria cache, la CPU puede acceder a
con dispositivos con mucho volumen código y datos en el cache mientras el DMA
de información, por ejemplo un disco realiza las transferencias
duro Solución: Controlador de DMA
(Direct Memory Access)