Está en la página 1de 3

UNIVERSIDAD POLITECNICO GRANCOLOMBIANO

FACULTAD DE INGENIERÍA, DISEÑO E INNOVACIÓN.


SISTEMAS DIGITALES Y EMSAMBLADORES

Diseño de una memoria RAM: Entrega Final


Diseño de los elementos de control de lectura/escritura de una memoria RAM.

Hugo Andrez Bustos Restrepo - hubustos@poligran.edu.co Código: 1821982214


Carmen Lorena González Murcia - cagonzalez37@poligran.edu.co Código: 1721021729
Cristian David Gamarra Gambin - crgamaga@poligran.edu.co Código: 2011981467
Johan Humberto Neira Clavijo - joneirac@poligran.edu.co Código: 2011983182
Johann Sebastián Briñez Correa-sebastianbrinezc@gmail.com-Código: 2011980879

5 de octubre de 2020

1. PROYECTO
La RAM es probablemente el
Debido a la dificultad de las conexiones para
componente más complejo de las
la memoria RAM de 32x32 (son 1024 celdas
librerías que Logisim trae incorporadas,
de 4 bits), se desea trabajar entonces con el
puede incorporar hasta 4096 valores,
elemento de memoria RAM provisto por
cada uno de los cuales incluir hasta 32
Logisim. En este sentido, deberá crear una
bits. Los valores están especificados en
memoria con las características del problema
el atributo número de bits de
(32 x 32 x 4).
direccionamiento y los bits que incluye
en número de bits de datos.
Para esta entrega final, deberá:
El circuito puede cargar y almacenar
1. Montar una memoria RAM de Logisim con
valores en la ram, además, podemos
las características del problema.
modificar cada valor utilizando la
2. Adaptar los elementos de control
herramienta de cambio.
diseñados, a la memoria RAM de Logisim.
Los valores se muestran en el
3. Utilizar el decodificador de binario a 7
componente. A la izquierda del área de
segmentos diseñado en la entrega uno para
visualización, en gris, aparecen las
visualizar los datos de la memoria.
direcciones. Dentro se muestran los
4. Diseñar un sistema de control mediante
valores en hexadecimal.
máquinas de estados, que le permitan
controlar la lectura y escritura de datos en la
memoria RAM utilizando un mismo bus de
datos y direcciones para transportar la
información.

Para que sirven cada uno de los pines


de la memoria ram:
2. Resumen
Desarrollamos este documento para A: Se encuentra en el borde izquierdo,
representar la entrega final del diseño de es la entrada de datos, cuyo número de
cada uno de los componentes del sistema de bits coincide con el atributo Numero de
control de lectura y escritura de una memoria bits de direccionamiento, permite
RAM de 32 filas por 32 columnas, y a su vez especificar a qué valor de la memoria se
describiremos todos los diagramas realizados accede.
con la aplicación Logisim. D: Se encuentra en el borde derecho,
actúa como entrada/salida y su número
de bits coincide con el atributo Numero de bits Logisim.
de datos, (IMPORTANTE: Si out vale 0, el pin
D actúa como entrada y si out vale 1, el pin D Adaptación al sistema de control
actúa como salida).
Sel: Se encuentra en la esquina inferior
izquierda, Triestado de salida OE.

Triangulo inferior: carga de datos E o W,


Entrada de reloj: cuando out vale 0, y esta
entrada pasa de 0 a 1 (y sel vale 1/indefinido
y clr vale 0) entonces el valor de la posición
de memoria de la dirección seleccionada
pasa a ser el mismo que el proporcionado en
el pin D, sin embargo, mientras el reloj
permanezca 0 o a 1el valor del pin D no será
alimentado en memoria.

Out: se encuentra en la parte inferior, es una


entrada de 1 bit y se encarga de la lectura de
datos L o R. Específica si la RAM debe
proporcionar a la salida el valor de la dirección
3. Con los circuitos desarrollados en las
seleccionada.
anteriores entregas se realiza el
ensamble y verificamos su
Clr: Se encuentra en la parte inferior, es una
funcionamiento con el display de 7
entrada de un bit. Cuando vale 1 y sel vale 1,
segmentos.
resetea la memoria, sin importar lo que valgan
las demás entradas. Memoria RAM + decodificador para 7segmentos

3. DESARROLLO DEL LABORATORIO

1. Para este punto utilizamos el componente


memoria RAM que trae incorporada Logisim,
realizamos el siguiente diseño para cumplir
los requerimientos del ejercicio:

Memoria RAM de 23x32x4 4. Se diseñó el sistema de control para


la memoria RAM, tomando como
referencia un mismo bus de datos con
las mismas direcciones para enrutar la
información, se implementó un
(Controlled Buffer) en la entrada de
datos para que cuando el bit de control
del Buffer esta en 1 nos permita escribir
en la memoria y cuando está en 0 nos
lee lo datos.

2. Con los módulos previamente diseñados


en los primeros puntos se acoplan al correcto
funcionamiento del sistema con la RAM de
Control del bus de datos como entrada y salida
Manejo de la herramienta de
logisim, la cual nos provee de
elementos como la memoria la
RAM, la cual es clave para esta
entrega.

Aprendizaje del concepto de


bus de datos el cual es el
encargado de llevar
información entre los
integrados y el controlador.
4. CONCLUSIONES
Esta actividad nos permitió
A lo largo de esta tercera entrega unificar lo aprendido en las
dimos solución al planteamiento del entregas de las semanas
trabajo colaborativo semana 7 el anteriores, conformando un
módulo de Sistemas digitales y prototipo de memoria RAM,
ensambladores, A partir de las más compacto y funcional.
orientaciones y recursos
actualmente disponibles tal como
logisim, material de apoyo y recursos
de internet.
5. REFERENCIAS
Se evidencio que, debido a la
dificultad de las conexiones para la https://issuu.com/enjuta16/docs/practica
memoria RAM de 32x32 (son 1024 4-memoria
celdas de 4 bits) se montó una
memoria RAM provista por logisim
con las características indicadas (32
x 32 x 4).

Después de esto pudimos acoplar


los primeros diseños de previas
entregas para hacer así el sistema de
control, más adelante se integró el
decodificador de 7 segmentos para
visualizar los datos y por último se
diseñó y configuro la memoria RAM
para entradas y salidas por un mismo
bus de datos implementando
‘Controlled Bufer’ para así controlar
el momento de escribir y leer en la
memoria RAM.