316 MR Versión 1 Segunda Integral 1/4

SEMANA 11 Lapso 2019-1

UNIVERSIDAD NACIONAL ABIERTA

VICERRECTORADO ACADÉMICO
ÁREA INGENIERIA

MODELO DE RESPUESTA
ASIGNATURA: MICROPROCESADORES CÓDIGO: 316
MOMENTO: SEGUNDA INTEGRAL VERSIÓN: 01
FECHA DE APLICACIÓN: 14/02/2020

MOD. I, UND. 1, OBJ. 1 Criterio de Dominio 1/1

1. En la siguiente tabla se determina el tipo y tamaño de cada dato y se describe la

operación del microprocesador para cada una de las instrucciones dadas en la pregunta:

INSTRUCCIÓN TIPO Y TAMAÑO DEL

DATO
MOV BL, 40 Decimal de 8 bits
MOV AX, 40H Hexadecimal de 16 bits
MOV AL, ’B’ ASCII de 8 bits
MOV CL, 11001100B Binario de 8 bits

Se observa en la tabla mostrada anteriormente como los datos movidos a los registros
BL, AL y CL son de 8 bits, ya que esta es la longitud de este tipo de registros. Mientras
que el dato movido al registro AX es de 16 bits, porque este posee una arquitectura de
16 bits. Se observa también como los valores decimales de los datos se representan
como son, a los hexadecimales se les agrega una letra H, el carácter ASCII está
encerrado entre apóstrofos y el dato binario es seguido por una letra B.

Criterio de Corrección: El objetivo será logrado si la respuesta del estudiante es

equivalente a la del modelo y si está debidamente razonado.

Especialista: Olga Rodríguez Ingeniería de Sistemas

316 MR Versión 1 Segunda Integral 2/4
SEMANA 11 Lapso 2019-1

MOD. I, UND. 2, OBJ. 2 Criterio de Dominio 1/1

2. Como la memoria ROM del computador es de 1 KB, se debe conectar las primeras 11
líneas del bus de direcciones al dispositivo de memoria (211 = 1024). La entrada Cs será
activada mediante la señal de lectura READ proveniente del microprocesador. Además, el
bus de datos del microprocesador deberá ser acoplado a las 8 líneas de salida del
dispositivo ROM, la conexión se muestra a continuación:

ROM

1KB X 8 Bus de Datos

Bus de direcciones 8 líneas
11 líneas Cs
A0 hasta A10

Señal de lectura
READ

Criterio de Corrección: El objetivo será logrado si la respuesta del estudiante incluye un

diagrama de conexiones que cumpla con las especificaciones dadas en la pregunta, además
de razonar su respuesta.

MOD. I, UND. 3 OBJ. 3 Criterio de Dominio 1/1

3. El periférico suministra 20.000 bytes/seg, por lo tanto, enviará un dato cada:

(1 byte x 1 seg)/ 1024 bytes = 0,00005 seg

o lo que es equivalente a 50 µseg. Como los bloques de lectura son de 1.024 bytes, una
operación de E/S durará:

50µsg/byte. x 1.024 byte = 51.200µsg.

El periférico proporcionará un dato cada 50µsg. La CPU en ese tiempo es capaz

de ejecutar 500 instrucciones (ya que el computador trabaja a 10 MIPS). La
mayor parte de las instrucciones estarán dedicadas a realizar el muestreo sobre el
periférico. La rutina de E/S programada consta de 10 instrucciones, pero el tiempo
de ejecución es despreciable frente las 500 instrucciones que es capaz de

Especialista: Olga Rodríguez Ingeniería de Sistemas

316 MR Versión 1 Segunda Integral 3/4
SEMANA 11 Lapso 2019-1

realizar la CPU en el tiempo de transmitir un dato. Y dado que en transmitir los

1.024 bytes se emplean 51.200µsg.las instrucciones que podría haber realizado la
CPU serían 512.000. Además, al ser entrada-salida programada, la CPU está
plenamente dedicada a ejecutar las instrucciones de la rutina de entrada-
salida, con lo que no es capaz de ejecutar ninguna instrucción de otro
proceso.

Criterio de Corrección: Para considerar el objetivo logrado la respuesta deberá presentar

un resultado del número de instrucciones de otros procesos, igual al del modelo y estar
debidamente justificada.

Mod. I, Unid. 4 Obj. 4 CRITERIO DE DOMINIO 1/1

4. De acuerdo a las especificaciones dadas se hace necesario utilizar una interface del tipo
Puente PCI para conectar el bus PCI, el sistema se muestra a continuación:

Microprocesador
Pentium RAM dinámica

Cache de Cache de
nivel 1 nivel 1

Cache de nivel 2

Bus local

Puente PCI
Bus PCI

Interfaz Interfaz
paralela de serial de
puerto puerto

Criterio de Corrección: El objetivo será logrado si la respuesta del estudiante cumple con
las especificaciones dadas.

Especialista: Olga Rodríguez Ingeniería de Sistemas

316 MR Versión 1 Segunda Integral 4/4
SEMANA 11 Lapso 2019-1

MOD. II, UND. 5, OBJ. 5 Criterio de Dominio 1/1

5. Los cambios que se introdujeron, se encuentran en la cantidad de bits utilizados en el

descriptor para definir la dirección base y el límite. El descriptor del 80386 utiliza una
dirección base de 32 bits y un límite de 20 bits, mientras que el 80286 emplea 24 bits
para la dirección base y el límite tiene una longitud de 16 bits. Se puede apreciar como el
modelo 80386 dispone de un segmento de memoria mayor que el modelo 80286, ya que
el límite del primero dispone de más bits.

Criterio de Corrección: El objetivo será logrado si la respuesta del estudiante presenta un

análisis que contenga todos los elementos mencionados en el modelo de respuesta, además
de estar debidamente razonada.

MOD. II, UND. 6 OBJ. 6 Criterio de Dominio 1/1

6. La instrucción permite comparar la condición de igualdad entre cada uno de los bytes
empaquetados, contenidos en los registros MM2 y MM3. Si la condición de comparación
es verdadera, el procesador coloca todos los bits del byte del registro MM2 en uno, si por
el contrario la condición es falsa, rellena todos los bits en cero del mismo byte del registro.

Criterio de Corrección: La respuesta del estudiante debe presentar una explicación similar
a la del modelo que esté debidamente razonada.

FIN DEL MODELO

Especialista: Olga Rodríguez Ingeniería de Sistemas