Estructura y Tecnologia de Computadores Médulo E. El subsistema de E/S ‘Tema 9. Acceso directo a memoria (DMA) y procesadores de E/S José Manuel Mendias Cuadros pia. Arqutectura de ComputadoresyAutométca Univrsed Compltorse de Macs 1. Acceso drecto a memoria teansfrorias: por faa y por robo do ica, 2.€1 controlador de OMA tranefereria,Conelagor OMA de varae canal, 3. Fjomplo 4, Procesadores de EIS Fanci. Eequoma tipi de conen. Tips de procesadore de B/S: muiper,selactory lips por Bloque. Evelucin de ks procosadores de ES, [estructura y tecnologia de computadores| + + + + ett1. acceso directo a memoria Necesidad de DMA B LaGiS con espera de respuesta o por interrupcones resulta inadecuada para peniféricos de alta velocidad, sobre todo si hay que transfer una gran cantidad de datos © Ejemple peritérice lento > Prostata 200 Hs no Seb = Co ada orate CP = 2s "5 Uneaten ad on rac 2x = 10 ra learner pode a -100MIPS > ousrner mprrran hn cet ev arama ee 0 papa ar mio > Spgna=000 cower tracer) "> La inte npn SOD ect pe mule =1 Kyle 9) ES con espana ease > LaPU ene nant y rin movi ca var qn neon es repr pte rca miapr "OK ' LnGPU est ocpadn con opracin de ES drat 106 [ep eesompoln PU putas gcse 00) mons euros) 2) 8 nocintnualones 2 Laren grr na suincen ca vr qu cel prepaass eer nro Be -S"Stpommos ques Rl ere 1 hetusones aa sa cant nn ts atta RE 'S Paborater 0x torras ees T2000 vere RT tvarsonn hs “ny aus gnc 100200irstnes pr age al pecs CPU 00% & 2 Ler ents capa ania opercin de ES rete ot conctusion > Les parnmnanianesradun ey 10.00 vl emp qu CPU el cepa gratin hingere ‘estructura y lecnologla de computadores | + + + Feet 1. acceso directo a memoria Necesidad de DMA (cont.) B® Ejemplo poriterico rap > Deosoon vos tenses 10M (Tee 00 > hereon anata on tenes co nomars naa “Chae 9) ES con aspara le cesuasia 1 LaCPU ent ountrey rvieun mevby ca vacant oa 'S clancotadaagen eb un tc eM ‘© LeCPU est ocupuah con oprnctn eS durante inerntonpot 690 pate abr apcuncs 00 mtn nals) 2) 8 pocintamupclones > Else guerre cta vem th proud pratt ere 'S Pamvnrater 0 Mejs earn gue eon 1 wom TT "Shap gue spor -100 allo Secon as san a parts CPU a § "> tn cPU eats ocpnan con operat eS urate conctusion ‘Seams magn CPU wt nr on apn La técnica de DMA parmita la transferencia de datos entra un peifricoy la memoria ‘sin Interveneién de Ia CPU (sv on fate da nitzacindoloepardatos dala ansfreria) ‘estructura y tecnologia de computadores| © + + +t1. acceso directo a memoria ElcontroladordeDMA(DMAC) Yama sin tavanc de CPU © ELOMAC dae actus como mdster del bus durant a anfarencia OMA y debe ser eapar de > Solciar uso del bus medias as setae alga de arsiraonocesaras = Tipo de opera Vectors) estructura ylecnologia de computadores| + + + + 8 ee 1. acceso directo a memoria Etapas de una transferencia por DMA Inia rcin del itera us masts, CPU x Busse: ters) strc (chests 2 Oraintenacin corel ta sect, © Finalzacon den tranaferoncia 1" EIOMAC oer el busy deve el contami CPU > EIOMAG suelo atvar una sald intorupcin para inca ala CPU fratzacion dla estructura y tecnologia de computadores| + + + + ttt1. acceso directo a memoria Tipos de transferencias I Problema que puede presentar el DMA "> Puede dograar el rendininlo de la CPU sil DHA hace uo intesiva del bus > Esto problema se racco con ol uso ce memeria cache " Lamaye prt tong GPU bea EC ae ane ne eres Shum Her rca cr > En cago de computadores anesthe © Conclusién eon aon ec > Sia DMAC slo toma ol contol dl bu durante intra de impo on bs que a CPU no hace {5 el mismo ov a vont dl star no sua dogedecon aura > Sedisinquon, portant, ds tps de ranseroncia { > Perrone Bur) Sedisinaven 408 Hos ini 1 Porto decile (yee-staaion) ‘estructura y eenologla de computadores | + = + + ett 1. acceso directo a memoria Tipos de transferencias (cont.) Transferencia DMA modo réfag > EIDMAC sola olcontol ol bus a CPU Sohquededseecomste > DESVENTAI ® Transferencia DMA modo robo de ciclo > C1DMAG sot ol contl dl bus a CPU. > Cuandota CPU concede el us al DMAC, se reaze ls vansterenca de une tna palabra y ‘oxpuse f DVAC tbe ol bus ‘iralzsdo Btarserenea dslbbquecomgb > Le CPU code eco el bus durante os cles que no hace uso del amo > VENTAJAS: ‘esrucluray tecnologia de computadores | © + + + He2. el controlador de DMA Estructura hardware de un DMAG [EPO ba sear i nace) Rogistros Reg, di, memoria: sac es. hile reno 8 heer eeu estructura ylecnologia de computadores| + + + + 8 ee 2. el controlador de DMA ‘Sehales de contro! del periferico © DMA-REG: soled de sonilo OMA © DMA.ACK: Concesion del sonicio OMA ® RIW 10: Sonia dla ansarenca paral pane estructura ytecrologiade compuladores| + + + + te2. el controlador de DMA Funcionamiento de una transferencia DMA. 5 Srao to sncuncacin den tne nseroyee 3 Stn otennotua ary Re) > chads al gata Ge ates ap ca OUAG aa ata rams pra ecb ae CPL: estructura y lecnologia de comoutadores | 2. el controlador de DMA Ejemplo de una transferencla DMA neon y potest. mm estructura y tecnologia de computadoresI controlador de DMA Controlador DMA de varios canales ‘CPU ose 1 Peron coor més oun be partesco a1 MAC = =< (© Ce canal contol as il esrutwaywerlaia do omputadores | + — Loe 3. ejemplo: controlador de DMA i82C37 Ccontroiador de DMA 62037 1 Disefn pare el8396 (versénacunlzn dl 8237 87737 oeahads parm 085 w 80705 respect) @ Trabaja con droecons de 16s y puedo realizar ranforoncas do 8 y 16 bis. © Protoclo de vansireciaeemiincone y poles de rivaled 2 his (sib a8086) war! in wa) es] osaanaaess MRO Mob Request Sef do peti el contol debs Es Pron Sttcs yuna pnd sary Seene seco lca cee 4 kK or find rocenyStetbareonlcn2 ves, Het] nor mop inane rupsapeyenestsvbe chum parce [> etntcnsraserey corn ta cu Ou rear pre = Tee, ABST aan rae) usta asco neon each z Aen nse tin Se la tn sath od [estructura y tecnologia de computadores| + + + + ett3. ejemplo: controlador de DMA i82C37 Linens del controlador (cont) ‘MEN MEM" memory end- memory win chs ol OMAC as nar a "MUU kcurace marana (mem -pe), Se aca mulanaane 2 MEN examen atm) oe ae sutbnemer {0m [OW VO rad -10 wie: Satake tiecceal con 2 bree 9) Out se issn ot rf OUAC) scala C°U prin ae so ale J) ee (NY sto de eon dl OMAC ey Ouet tte rare DUM aa is! DUAG) 2 TOR" clad 5 pine. See swore @ MEM" 2 lowers nS (merge Se sta amtaenrer 8 HER” e-DB7 stb Stes con 2 Knserne ete tare DUR 087 (adrenals an 2 trons uate te strcsin met ns aac ‘estructura y tecnologia de computadores mplo: controlador de DMA i82C37 Esquema de conexién del controlador DMA 182037 Ty Te TT pezegeze:marezes =3. ejempl jamionto del controlador © El cantoladr puede controlador de DMA i82C37 Funek arn do eto: activa y active tie (a slope eb ele) estructura y tecnologia de computadores| + + + ++ > Ose easton de esse cl y ee oghton ade epee yc pt aa nae y ree contd ba Chane leone ples scallngs ease ue oor rls © Reshatre de Grdenes (8 its) 2 Ferma ce us sefaes REG aceasta an 958 estructura ytecrologia de computadores| + + + ++mplo: controlador de DMA i82C37 IMA 62037 (cont) stad (8 bts) lot ear pr earl 927 (DREGAPDREQIOREGZOREQR aad) "i fcr ma ipa OMA erat a ony ot a pt estructura y ecnologia de computadores | 3. ejemplo: controlador de DMA i82637 la transforencia DMA estructura y tecnologia de computadores1 4. procesadores de E/S Rovisién de métodos de E/S (> B/S programada con espera do respuesta ILE CPU oan be eon ain ue panics eh prpan parnwaaetense > Dune rs cpus a COU encontrar cease a rn pris 1 £18 porinterrpctones > Cheez cna te erupt ala CPU pers inccu sd ens > La cru ar wenorgna de cone opr eS madre bccn lo © Acceso drecte a memoria (OMA) icesadores de E/S (PEIS) o canales [> UnPE'S o canal os un procesatorautir deicado a roalzarlas operaciones 8 E'S > Daparn dein epee nacounstnigeyxpectago on oprcne ES 1 Las inructneso programas de ES a almacenan ens memos pce! dl computador Tipos {© Dependendo da au funconamiensv del ipo de pesfecos que oe conecan e Gainguen ves pos do Pes ocenass > cana mane 3 Chat unr por hones fetructua ytwonoiogia de computadores | © = * ee ttB 4. procesadores de E/S ‘Tipos de procesadore: © Canal multiplexor © Desa prs at on orion eb ct est] [est] «++ [ese > paca mrterinvaternc oar depots emtiecrenie ucatal je E/S (cont.) Fonte ne psa maton > Speceaneres drain aparnee — © Canal selector Ss 7 tad pra attr con Sepoebvs de ta wc B Canal multiplexor por bloques. Princ nos pte snd sng oo hasta gos 4, procesadores de E/S volucién de los procesadores de E/S W® Procesadores de E/S o canales de propésito especifico Piro de sind bate wna Foon 6890 pecans” RB ve 58. 15 tao os een le square eet: 7 aceaner (che dene P=) 2 Sapa parce de? 2 Cantor euugt 2 arcane ut pens ‘sinchrayecnobgindecompuadome| © + s+ eee