Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Compuertas de Boolean
Compuertas de Boolean
Compuertas de Boolean
Departamento de Electrónica
Compuertas lógicas
Álgebra de Boole
Facultad de Ingeniería
Bioingeniería
Universidad Nacional de Entre Ríos
26/03/2013 0
Temario del día
• Compuertas lógicas
• Formas comerciales de compuertas lógicas
26/03/2013 1
Sistema binario (natural) de 4 bits
26/03/2013 2
Funciones lógicas y tablas de verdad
Función lógica
Expresión formal del comportamiento de un circuito lógico / digital
X = f (A,B,C) y Y = f (A,B,C)
Permite determinar la salida del circuito en función de sus entradas
A 2 Notación
Circuito para varias
B
C lógico X líneas
Y
Tabla de verdad
Forma tabular de expresar una función lógica
• Columnas entradas / salidas
• Filas combinación posible de entradas
salida de cada una
26/03/2013 3
Ejemplo #1: Control de la luz interior de un auto
PD
L
?
PI
26/03/2013 4
Ejemplo #2: Luz interior de un auto, con encendido manual
Entradas: 3 (sensores de M, PD y PI)
Asignación de estados: 0 lógico puerta cerrada
1 lógico puerta abierta
0 lógico automático
1 lógico manual
Salida: 1 (actuador, L)
Asignación de estados: 0 luz apagada
1 luz encendida (activa por alto)
PD
L
PI
?
M
26/03/2013 5
Compuertas lógicas
6
26/03/2013
Compuerta AND
• Producto lógico (“Y”)
• Número mínimo de entradas: 2
A Z
B notación: Z = A . B
Compuerta OR
Suma lógica (“O”)
Número mínimo de entradas: 2
A Z
B notación: Z = A + B
26/03/2013 7
Compuerta INV (o NOT)
Inversión o Negación o complemento lógico
Número de entradas: 1
A Z
notación: Z = A/
notación: Z = A
notación: Z = A’
26/03/2013 8
Compuerta NAND
AND negada
Número de entradas: 2 (ampliable)
A Z notación: Z = (A . B)’
B
Compuerta NOR
OR negada
Número de entradas: 2 (ampliable)
A Z notación: Z = (A + B)’
B
26/03/2013 9
Compuerta XOR o EX-OR
OR exclusiva
Número de entradas: 2 (no ampliable)
Operación: Z = A’.B + A.B’
A
Z notación: Z = A B
B
A Z Compuerta de coincidencia
B notación: Z = (A B)’
26/03/2013 10
Símbolos de entradas expandidas
26/03/2013 11
Circuitos internos Tecnología
Inversor
(elemental)
NAND LS-TTL
(2 entradas)
26/03/2013 13
Tecnología
Las familias lógicas
26/03/2013 14
Formas
comerciales
26/03/2013 15
Formas
comerciales
26/03/2013 16
Formas
comerciales
26/03/2013 17
Formas
comerciales
Series TTL
Compuertas de hasta 8 entradas
74LS04: séxtuple INV
74LS08: cuádruple AND de 2 entradas
74LS21: doble AND de 4 entradas
74LS30: NAND de 8 entradas
Compuertas compuestas
74LS51: AND-OR-INV
26/03/2013 18
Formas
comerciales
26/03/2013 19
Aplicaciones
Circuito de alarmas de un monitor de UTI
(muy simplificado)
Sensor de A Z
temperatura corporal Activación de
alarma (Z > 0)
Sensor de frecuencia
B
cardiaca
26/03/2013 20
Álgebra de Boole
Axioma Teoremas
Cada uno de los principios Se derivan de los axiomas
fundamentales e y tiene demostración
indemostrables sobre los (algebraica o por tablas de
que se construye una verdad)
teoría.
26/03/2013 21
Axiomas
• (A1) X = 0 si X 1 (A1’) X = 1 si X 0
• (A2) Si X = 0 X’ = 1 (A2’) Si X = 1 X’ = 0
• (A4) 1 .1 = 1 • (A4’) 0 + 0 = 0
• (A5) 0 .1 = 1 . 0 = 0 • (A5’) 1 + 0 = 0 + 1 = 1
26/03/2013 22
Teoremas de una sola variable
26/03/2013 23
Teoremas de dos o tres variables
(T9) (T10)
X + X .Y = X Elimina una variable
X . Y + X . Y’ = X
= X .1 + X. Y = X ( Y + Y’)
= X (1 + Y) =X.1
=X.1 =X
=X
26/03/2013 24
Otros teoremas
X + X’.Y = X + Y
X’ + X.Y = X’ + Y
X . (X’ + Y) = X . Y
= X . X’ + X . Y
= 0 +X.Y
= X.Y
26/03/2013 25
Teoremas de n variables
Idempotencia
generalizada
De Morgan
26/03/2013 26
Teoremas de De Morgan para 2 variables (y símbolos alternativos)
(X . Y)’ = X’ + Y’
(X + Y)’ = X’ . Y’
26/03/2013 27
Símbolos equivalentes alternativos OR
A B Z
0 0 0
0 1 1
1 0 1
1 1 1
AND
A B Z
0 0 0
0 1 0
1 0 0
1 1 1
26/03/2013 29
Dualidad
Cualquier teorema o identidad del álgebra de conmutación continúa siendo
verdadero si tanto 0 y 1 como . y + son intercambiados en todas partes
26/03/2013 30
Representaciones estándar de funciones lógicas
26/03/2013 32
Formas canónicas de expresión de funciones
Suma canónica
Expresión algebraica de una función lógica como la suma de los minitérminos que
hacen 1 la función.
26/03/2013 33
Producto canónico
Expresión algebraica de una función lógica como el producto de los maxitérminos que
hacen 0 la función.
26/03/2013 34
Análisis de circuitos combinacionales
Determinar el comportamiento para diferentes entradas
Manipular la expresión para sugerir distintos circuitos posibles de implementación
Transformar la expresión en una forma estándar
Usar la expresión como herramienta de análisis de un circuito más grande que lo
incluya
26/03/2013 35
Descripción formal del circuito #1 Tabla de verdad
26/03/2013 36
#2 Expresión lógica:
Suma de productos
Expandiendo
a una forma
estándar
Expandiendo
a una forma
estándar
26/03/2013 39
Descripción con palabras
“Dado un número N de 4 bits en la entrada, el circuito produce una salida H si N es primo”
F = 1 para N = 1, 2,
3, 5, 7, 11, 13
26/03/2013 40
Descripción con conjunciones
“ALARM es 1 si
PANICO es 1 o (OR)
si ENABLE es 1 y (AND) EXITING es 0 y (AND) SECURE es 0”
26/03/2013 41
Implementación por ejemplo suma de productos
26/03/2013 42
Ejemplo #1: síntesis a partir de una tabla de verdad usando los minitérminos
Z ( A, B) B'.A B. A (1,3)
A, B
Z = A . B’ + A . B
B’ A.B’
B = A (B’ + B)
A =A.1
A.B
Z = A.B’ + A.B =A
26/03/2013 43
Ejemplo #2: síntesis a partir de la misma tabla de verdad usando los maxitérminos
Z = (A + B’) . (A + B)
= A.A + A.B + B’.A + B.B’
=A + A.(B + B’) + 0
B’ A + B’ =A + A.1
B
=A +A
A =A
Z = (A + B’) . (A + B)
A+B
26/03/2013 44
Ejemplo #3: síntesis a partir de una descripción con palabras
Se necesita diseñar un circuito lógico que detecte que la mayoría de sus
3 entradas está en ALTO
26/03/2013 45
Z = AB + AC + BC
26/03/2013 46
Diseño
Ejemplo de diseño: sumador de 1 bit con acarreo (full adder)
Entradas: 3
Salidas: 2 (funciones)
S, COUT = X + Y + CIN
26/03/2013 47
Tecnología
Tiempos de transición
Solid State Technology Association
(antes Joint Electron Device
Engineering Council - JEDEC)
tTLH ó tr tTHL ó tf
tTLH / trRise time: The time interval between one reference point on a waveform
and a second reference point of greater magnitude on the same waveform.
tTHL / tf Fall time: The time interval between one reference point on a waveform
and a second reference point of smaller magnitude on the same waveform.
26/03/2013 48
Tecnología
Tiempos de propagación
26/03/2013 50
Hazards: efecto de los tP en un circuito
Un hazard se produce cuando existen retardos desiguales en los caminos de
las señales desde las entradas a la/s salida/s
26/03/2013 51
A Atraviesa 2 compuertas
B Atraviesa 3 compuertas
Atraviesa 2 compuertas
C Z Atraviesa 3 compuertas
Atraviesa 3 compuertas
D
26/03/2013 52
Se asume que:
• T3 distinto de T2
• T3 > (T1 + T2)
26/03/2013 53
hazard
Z1 = AB + AC + BC Z2 = (A + B) C + AB
A
AB
A AB
B
AC Z1 B
C Z2
BC
A+B
Versión de 2 tp
A
C (A+B)C
0 0
Versión de 3 tp
B 0
1
C
1 1
AB
(A+B)
(A+B)C
¿Qué pasa si A cambia
Z
antes de 3 tp?
tp1 tp2 tp3
54
retardo
Universalidad NAND - NOR
Cualquier circuito lógico puede implementarse con una combinación de AND,
OR, INV
Una compuerta NAND o NOR permiten hacer INV
Por De Morgan los productos y sumas pueden convertirse entre sí
A Z
(A . A)’ = A’
A Z
(A + A)’ = A’
55
26/03/2013
Ejemplo A
X’ + Y’ = (X . Y)’ B
Z = AB + AC + BC Z
= (AB + AC + BC)’’
C
= [(AB)’ . (AC)’ . (BC)’]’ Versión #2
4 compuertas
Suma de 2 CIs
productos 1 CI AND 2i
Versión #1 1 CI OR 3i
NAND
A A
B B
Z
A Z
C
C
4 compuertas
5 compuertas 2 CIs
B 1 CI AND 2i
C 2 CIs
1 CI OR 2i
1 CI NAND 2i
1 CI NAND 3i Versión #3
ó 2 CIs NAND 3i 56
26/03/2013
Conclusiones
26/03/2013 57
FIN
26/03/2013 58