Sistemas Digitales

CRISTIAN PUENTES-T00060458

Objetivo Laboratorio 4. APLICACIONES COMPUERTA XOR AND NXOR

● Verificar la operación de aplicaciones comunes de las compuertas XOR.

Materiales
● CPLD Design Applications with VHDL (Sección 6-5 del libro guía)
● La implementación puede ser en MultiSim o Quartus II (VHDL o esquemático)

Trabajo previo
1. Siga el material presentado en el libro.

Procedimiento
1. Replique los resultados del ejemplo 6-8. Para la simulación utilice como señal de entrada su
código institucional (T000xxxxxx) en ASCII.
2. Si su código es impar, diseñe e implemente un comparador paralelo binario de 8 bits similar al
mostrado en el ejemplo 6-9. Si su código es par, diseñe e implemente un inversor controlado
de 8 bits similar al en el ejemplo 6-10.
3. Mostrar los resultados de la simulación y el circuito funcionando al profesor.

Informe
Preparar un informe con las siguientes secciones y enviarlo a través de SAVIO.
1. Enunciado del problema (ejemplos 6-8 y 6-9 o 6-10).
2. El diseño y formas de onda (resultado de la simulación - MultiSim o Quartus II).
3. Visto Bueno del profesor.
4. Observaciones y conclusiones.
 Desarrollo de informe

Ejemplo 6-18

Procedimiento del Ejemplo 6-19

Código Utilizado:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY LAB4 IS

PORT(
B : IN std_logic;
A : IN std_logic_vector (7 DOWNTO 0);
X : OUT std_logic_vector (7 DOWNTO 0));

END LAB4:

ARCHITECTURE arc OF LAB4 IS

BEGIN
PROCESS (B,A)
BEGIN
FOR i IN 7 DOWNTO 0 LOOP
X(i)<=A(i) XOR c;
END LOOP;
END PRocess;
END arc;

Resultados Respecto a mi código T00060458

 OBSERVACIONES Y CONCLUSIONES

Teniendo en cuenta el ejemplo 6-18 los resultados obtenidos en el ejercicio posterior se ven
reflejados una gran parte de respuestas iguales a 0 en la mayoría de ondas proyectadas
respecto a mi código sin embargo si se ve reflejado el uso de paridad par a la hora de utilizar
compuertas xor para poder hacer el esquema que permita interpretar mi código en ACSII
1