Está en la página 1de 10

Departamento de Eléctrica y Electrónica

Carrera de Ingeniería en Electromecánica

SISTEMAS DIGITALES Y MICROS

Práctica 2.1
CIRCUITOS FLIP - FLOPS

Autor:
VICENTE ALVAREZ

Docente:
Ing. Amparo Meythaler

NRC: 2053
1. OBJETIVOS
 Comprobar la tabla de verdad del flip – flop tipo D.
 Comprobar la tabla de verdad del flip – flop tipo JK.
 Identificar el funcionamiento de las entradas asincrónicas de los flip – flops.

2. MARCO TEÓRICO
 FLIP FLOPS

Flip flop es el nombre común que se le da a los dispositivos de dos estados (biestables), que
sirven como memoria básica para las operaciones de lógica secuencial. Trabajan bajo el flanco
de una señal de habilitación llamada reloj.

Losflip flops son ampliamente usados para el almacenamiento y transferencia de datos digitales
y se usan normalmente en unidades llamadas “registros”, para el almacenamiento de datos
numéricos binarios.

Los flip flops (cerrojos con reloj) más conocidos son los siguientes:

 SR
 D
 FK
 T

Los flip flops también pueden tener entradas asincrónicas, que cambian el estado de las salidas
independientemente de lo que ocurra en las entradas síncronas. Estas entradas asíncronas
fuerzan al flip-flop a tomar un determinado estado, set o preset para fijar y reset o clear para
borrar.

3. EQUIPOS Y MATERIALES

 PC con el paquete PROTEUS.

4. ACTIVIDADES DESARROLLADAS.

 Trabajo Preparatorio:

2) Verifique el funcionamiento del paquete PROTEUS.


a) Consultar la disposición de pines de los CIs 7474, para para analizar la función de
cada patita.

A este modo de funcionamiento se le denomina modo de basculación toggle en inglés. Su


funcionamiento es similar al JK activo por flanco: en el nivel alto o bajo se toman los valores de
las entradas J y K y en el flanco de bajada o de subida se refleja en la salida.

Circuito integrado 7474 funcionamiento

Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de
excitación:. Siendo Q el estado presente y Q siguiente el estado siguiente. Supongamos que es
TR-1 el que conduce primero.

Pin Number Description

1 Clear 1 Input

2 D1 Input

3 Clock 1 Input

4 Preset 1 Input

5 Q1 Output

6 Complement Q1 Output

7 Ground

8 Complement Q2 Output

9 Q2 Output

10 Preset 2 Input

11 Clock 2 Input

12 D2 Input

13 Clear 2 Input

14 Positive Supply

Tabla 1. Designación de
pines Integrado 7474
Imagen 1. Diagrama del circuito 7474

b) Consultar la disposición de pines de los CIs 7476, para para analizar la función de
cada patita.

Circuito Integrado TTL 74LS76. Flip-flop J-K dual con preselección que ofrece pulsos
individuales J, K, reloj pulsado, entradas direct set y direct clear. Estos flip-flops dobles
están diseñados para que cuando el reloj se pone en ALTO, las entradas se activan y se
aceptan datos. El nivel lógico de las entradas J y K funcionará de acuerdo con la Truth
Table siempre que se observen tiempos mínimos de configuración. Los datos de entrada se
transfieren a las salidas en las transiciones de reloj HIGH-a-LOW.

Imagen 2. Diagrama del circuito 7476

2) Verifique el funcionamiento del paquete PROTEUS.


a) Flip flop tipo D.
 Implemente en Proteus un flip flop tipo D.

Imagen 3. Implementación de circuito de un integrado Cls7474.

 Compruebe el funcionamiento del CI. 7474 ingresando varios datos. Ponga tres capturas
del funcionamiento.
Simulación 1.

Imagen 4. Simulación 1 funcionamiento.

Simulación 2.

Imagen 5. Simulación 2 funcionamiento.


Simulación 3.

Imagen 6. Simulación 3 funcionamiento.

b) Flip flop tipo JK.

 Implemente en Proteus un flip flop tipo JK.

Imagen 7. Implementación
de circuito de un integrado Cls7476.

 Compruebe el funcionamiento del CI. 7476 ingresando varios datos. Ponga tres capturas
del funcionamiento
Simulación 4.

Imagen 8. Simulación 4 funcionamiento.

Simulación 5.

Imagen 9. Simulación 5 funcionamiento.


Simulación 6.

Imagen 10. Simulación 6 funcionamiento.

5. RESULTADOS OBTENIDOS.

1) Anote los errores cometidos en el desarrollo de la práctica (si los tuvo) y la forma en
que los corrigió.
 Falle en el momento de desarrollar los valores de la tala lógico debido al número de
variables que esta tiene.
 No mantuve un orden lógico de las probabilidades para poder desarrollar las tablas de
verdad.

2) Llene la tabla de verdad siguiente con los datos obtenidos en el literal a de las
Actividades Desarrolladas.

S R D Q Q`
0 0 0 0 0
0 0 1 1 1
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 1 0
Tabla 2. Tabla de verdad integrado 7474

3) De acuerdo al funcionamiento del CI. 7474, A qué flanco de reloj responden las
salidas a un cambio en la entrada D?
Para el integrado 7474 el reloj responde a un flanco positivo.

4) Llene la tabla de verdad siguiente con los datos obtenidos en el literal b de las
Actividades Desarrolladas.

S R J K Q Q`
0 0 0 0 Ambiguo puede
0 0 0 1 ser también 00
0 0 1 0 1
1
0 0 1 1
0 1 0 0 1 0 Fijar
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0 Borrar
1 0 0 1
1 0 1 0 0 1
1 0 1 1
1 1 0 0 0 1 Mantiene también
1 1 0 1 puede ser 10
1 1 1 0 dependiendo del
1 1 1 1 Clk
Tabla 3. Tabla de verdad integrado 7476

5) De acuerdo al funcionamiento del CI. 7476, a qué flanco de reloj responde las
salidas a un cambio en las entrada JK?.

Para el integrado 7476 el reloj responde a un flanco negativo.

6) CONCLUSIONES 3
 Se concluyó que el flanco al que responden los integrados representa si este
responde a una señal positiva o negativa.
 Se pudo determinar en su totalidad el desarrollo de las tablas lógicas de cada
integrado separando el tipo de condición que esta cumple.
 Se realizó distintas conjugaciones de posibilidades con el fin de determinar
que reacción tiene el circuito frente a variaciones en sus entradas en su CLK
(reloj).
7) RECOMENDACIONES (mínimo 2)
 Mantener cuidado al momento de desarrollar los valores de la tala lógico debido al
número de variables que esta tiene.
 Desarrollar un orden lógico de las probabilidades para poder desarrollar las tablas de
verdad.

8) BIBLIOGRAFÍA:
 https://www.ledsemiconductors.com/product-page/circuito-integrado-
74ls76-flip-flop-j-k
 https://faireanlafas.hatenablog.com/entry/2019/10/17/182313
 Información impartida por mi docente.

También podría gustarte