5/20/2020

VLSI DESIGN
MOS - INTRODUCTION
Ing Byron Navas Ph.D.
ESPE/DEE

1 2

GROUPS IN THE PERIODIC TABLE Semiconductors Atomic Structure

4

 Si, Ge, GaAs son los

semiconductores preferidos en
la industria
 Valence electrons
 Electrones en la capa exterior
 Necesitan menos energia para
ser removidos de la estructura
 Si y Ge tienen cuatro electrones
[Wikipedia]
(Group IV)
[Wikipedia]

[Boylestad and Nashelsky]

@ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 3 @ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 4

3 4

Covalent Bonding - Semiconductor Cristals n-Type and p-Type materials

5 6

 Covalente Bonding  n-Type

 Doping a pure semiconductor crystal
 Union de atomos, (Si or Ge) with (donor) atoms having
five valence electrons (Group V, e.g.,
 reforzada por la antimony, arsenic, phosphorus)
comparticion de  There are “free” electrons
electrones de la capa  Still electrically neutral
de valencia  p-Type
 Doping a pure semiconductor crystal (Si or
 Lattice Ge) with (acceptor) atoms having three
valence electrons (Group III, e.g., boron,
 Estructuras cristalinas gallium, indium)
3D cubicas  There are “holes”
 Still electrically neutral
[Boylestad and Nashelsky] [Boylestad and Nashelsky]

@ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 5 @ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 6

5 6

1
 5/20/2020

Free electron and hole flow Diode

7 8

 Cuando hay suficiente energia, el “free” electron  Primer solid-state

puede moverse y ocupar el espacio del “hole” semiconductor
 Reletivamente los holes tambien se mueven
 Junction of p and n types
 Tradicionalmente se asume que el fluje de corriente
electrica es el “hole flow”  Free electrons and holes are
attracted by the opposite n and
p type materials

Fuente: Pelandintecno-Tec nologia ESO

[Boylestad and Nashelsky]

[Boylestad and Nashelsky]

@ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 7 @ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 8

7 8

Diode TRANSISTORES MOS – MODELO SIMPLE

9
 Los circuitos lógicos CMOS
 3D model of a Diode son muy fáciles de entender
 Dopants are shown in both  Los elementos básicos

materials type p and type n. (únicos) son los transistores

MOS
 Se puede visualizar un
transistor MOS como una • En circuitos digitales se
“resistencia controlada por emplean solo los extremos:
[Pelandintecno-Tecnologia ESO]
voltaje” – R muy alta ( “off”)
– R muy baja ( “on”)

[Boylestad and Nashelsky]

@ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 9 @ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 10

9 10

TIPOS transistores MOS TIPOS transistores MOS

11 12
NMOS PMOS
 N-channel MOS  P-channel MOS
 Semiconductor tipo N usado en el canal  Semiconductor tipo P usado en el canal
 Vgs es normalmente >= 0  Vgs es normalmente <= 0
 Es decir negativo
 Si  Si
 Vgs ↑  Rds ↓  Vgs ↓  Rds ↓
 Vgs ↓  Rds ↑  Vgs ↑  Rds ↑
 Vgs=0  Rds Muy Alta (al menos 10  Vgs=0  Rds Muy Alta (al menos 10
Mohm) Mohm)
 Metal Oxide Semiconductor (MOS) es formada sobreponiendo varias Vgs = Vg - Vs Vgs = Vg - Vs
capas de materiales conductores (metal), semiconductores (n y p type), y
aislantes (polysilicon). EL silicon wafer (semiconductor puro) es llamado
substrate, body, o bulk
Vg Vs Vgs Rds
 Tambien llamados MOS Field Effect (MOSFET) o simplemente FET Vg Vs Vgs Rds
 Debido a que operacion es controlada por ‘electric fields’
 p+ y n+ son regiones de semiconductor altamente dopados
[Weste and Harris ]
J. Wakerly, Digital Designs Principles. 1999.

@ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 11 @ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 12

11 12

2
 5/20/2020

MOS, Vista 3D CMOS Transistor – short history

14
El Oxido es un aislante Los principios de operación del
Gate no está en contacto con Source / Drain
  A mediados de los 80s, los avances en el
MOSFET (metal-oxide diseño de circuitos MOS, especialmente
El voltaje en Gate crea un “field effect”, por eso el nombre MOSFET semiconductor field-effect CMOS, incrementaron su desempeño y
transistor) ya se patentaron 10 popularidad
Polysilicon Aluminum años antes de la invención del BJT
 Actualmente la mayoría de chips VLSI-LSI, tal
 Llamados MOS comunmente, como uP y Memorias emplean tecnología
fueron inicialmente difíciles de CMOS
fabricar
 También en aplicaciones con chips SSI y
 Solo en los 60s los avances de la MSI la familia TTL está siendo
tecnología permitieron tener reemplazada por chips CMOS con la
circuitos lógicos y memorias misma funcionalidad, pero mayor
basados en MOS velocidad y menor consumo de potencia.
 El menor consumo de potencia
y mayor nivel de integración
 ¿ Seria fácil y rápido cambiar la
de los MOS, todavía no tecnlogia usada (i.e. CMOS) en la
superaban a la mayor industria para fabricar chips… ?
velocidad de los BJT

@ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 13 @ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 14

13 14

Niveles Lógicos CMOS

 Como cualquier circuito

digital, al usar circuitos
CMOS existen niveles
/rangos lógicos validos y
una región indeterminada.
CMOS LOGIC  Cuando se usa una Fuente
de +5V (típico), los niveles
lógicos se muestran en la
figura
 Actualmente, la tendencia
es fabricar y emplear CI
que utilicen fuentes de 3.3
o 2.7 voltios.
 Otros Niveles Lógicos
@ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 16

15 16

INVERSOR CMOS CMOS Inversor, Layout

GND In VD D
 CMOS significa
Complementary MOS A A’
 Debido a que se conectan
PMOS y NMOS de
manera complementaria Out

 El circuito más simple es

(a) Layout
un Inversor CMOS
(compuerta NOT)
A A’
n
p-substrate Field
n+ p+ Oxide
J. Wakerly, Digital Designs Principles. 1999. (b) Cross-Section along A-A’
J. M. Rabaey, A. Chandrakasan, and B. Nikolic, “Digital Integrated Circuits,” Digit. Integr. Circuits-A Des. Perspect., pp. 275–277, 2003.

@ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 17 @ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 18

17 18

3
 5/20/2020

CMOS INV, Nuevo Símbolo Transistores MOS – Switches controlados por Gate (g)

TIPO SIMBOLO g = ‘0’ (L) g = ‘1’ (H)

J. Wakerly, Digital Designs Principles. 1999.

J. Wakerly, Digital Designs Principles. 1999.

@ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 19 @ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 20

19 20

Transistores MOS en Paralelo ( = AND) y Serie ( = OR ) NAND CMOS

? ?  Una compuerta de k-
entradas emplea k
PARALELO OR SERIE NAND
PMOS y k NMOS
 El arreglo mostrado en
la figura, funciona como Switches
una NAND en serie

Los 2 en
ON para
Solo si conducir
A y B son H,
Z es L

J. Wakerly, Digital Designs Principles. 1999.

@ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 21 @ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 22

21 22

NOR CMOS NOR CMOS

 Una compuerta de k-  Una compuerta de k- Switches

en serie
entradas emplea k entradas emplea k
PMOS y k NMOS PMOS y k NMOS Los 2 en
ON para
 El arreglo mostrado en  El arreglo mostrado en conducir

la figura, funciona como Switches en

la figura, funciona como
una NOR paralelo una NOR
Cualquiera
en ON para
Si A o B, o conducir Solo si
ambos son H, A y B son L,
entonces Z es L Z es H

J. Wakerly, Digital Designs Principles. 1999. J. Wakerly, Digital Designs Principles. 1999.

@ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 23 @ ESPE/DEEE DR. BY RON NAVAS (PH.D .) 24

23 24

4
 5/20/2020

OTHER USEFUL CMOS CIRCUITS

TRISTATE D LATCH
EN/𝑬𝑵 A Y
0/1 0 Z
0/1 1 Z

EJERCICIOS SIMPLES
1/0 0 0
1/0 1 1

MUX 2-1 D FLIP FLOP

S/𝑺ത D1 D0 Y
0/1 X 0 0
0/1 X 1 1
1/0 0 X 0
1/0 1 X 1

[Weste and Harris ]

@ ESPE/DEEE DR. BYRON NAVAS (PH.D.) 26

25 26