Instituto Politécnico Nacional

Unidad Profesional Interdisciplinaria de Ingeniería

Campus Zacatecas

Arquitectura de computadoras

Trabajo:
Reporte de práctica 5

Profesor/a:
Fernando Olivera Domingo

Alumno/a:
Aranza Miranda Montellano

Fecha de entrega:
26/01/2020
 Marco teórico:
Procesador Softcore:
Un diseño electrónico una IP Core (intellectual property core) es una unidad lógica,
celda o diseño reutilizable que tiene la finalizar de realizar una tarea específica. Una
IP core puede ser propiedad de un grupo o de una única persona física y se utilizan
como bloques dentro de diseños para chips ASIC o para diseños lógicos con
FPGAs. Las IP cores se venden en el mercado a través de empresas especializas
en diseñar estas unidades. También las empresas que fabrican y venden FPGA
ofrecen sus propias IP cores. Las IP cores reducen el tiempo de diseño, así como
la necesidad de mano de obra a los diseñadores que trabajan con FPGAs. Una de
las principales ventajas de estas unidades es que han sido previamente diseñadas
y verificadas. También, pueden ser modificadas lo que significa que se puede
añadir, así como eliminar parte de la funcionalidad inicial con el fin de que se adapte
a las necesidades del sistema que se esté creando. Otra ventaja es que en muchas
ocaciones son portables entre diferentes fabricantes.
Picoblaze:
PicoBlaze es la designación a una serie de tres núcleos de procesadores de Xilinx
para ser usados en sus productos de FPGA y CLPD. Estos procesadores están
basados en un arquitectura RISC de 8 bits. Tiene un juego de instrucciones
reducido, 16 registros, 256 puertos direccionables, 64 posiciones de memoria
scratchpad, interrupción enmascarable y puede obtenerse un rendimiento en MIPS
igual a la mitad de la frecuencia de reloj utilizada, por ejemplo, 25 MIPS a 50 MHz.
La memoria de programa que se puede conectar al PicoBlaze es de hasta 1024
instrucciones (está pensado para utilizar exactamente una Block RAM de la FPGA).
Microblaze
El procesador soft Microblaze es parte del kit de desarrollo de procesador embebido
(Embedded Processor Development Kit (EDK)). Con pocas excepciones,
MicroBlaze puede emitir una nueva instrucción en cada ciclo, manteniendo el
rendimiento de un solo ciclo en la mayoría de las circunstancias. MicroBlaze tiene
un sistema de interconexión versátil para admitir una variedad de aplicaciones
integradas.
NIOS II
El Nios II es un procesador softcore configurable proporcionado por el fabricante
Altera para ser utilizado sobre sus FPGAs comerciales.
OpenRISC
OpenRISC es un soft-core de código abierto con una arquitectura RISC. Su conjunto
de instrucciones utiliza una licencia de código abierto. Es el proyecto insignia original
de la comunidad OpenCores.
 Procedimiento
1. Abrimos el archivo myrom.psm que nos proporcionó el profesor, checamos
que todo este correcto con este (suele haber errores en el momento de abrirlo
como el que no este en la misma carpeta).

2. En Xilinx creamos un proyecto, y abrimos el archivo llamado Pico.vhd, junto

con el archivo kcpsm3 y myrom.vhd, los compilamos y con el testbench
simulamos.
 3. Hacemos lo mismo, pero esta vez con el código que viene en la práctica:
CONSTANT led_port, 05
LOAD s0, 00
LOAD s1, 00
LOAD s2, 00
LOAD s3, 01
OUTPUT s3, led_port
inicial_loop:
ADD s0, 01
ADDCY s1, 00
ADDCY s2 , 00
JUMP c , inicial_loop
RL s3
OUTPUT s3, led_port
JUMP inicial_loop
 Simulación y resultados
Primera simulación con el primer código:

Segunda simulación con el segundo código:

¿Qué función realiza dicho programa suponiendo que conectemos la salida a los
leds?
Sería un ciclo que hace que encienda un led, implementado en la spartan, hace que
el led encienda de izquierda a derecha de manera dinámica.
Bibliografía:
La información es la que nos proporcionó el profesor.