Actividades a desarrollar

1. Realice las siguientes conversiones de base 10 a la base indicada (Secciones 3.3 y

3.5 del libro de Muñoz):

a. 9555,200 a Hexadecimal
( 9555.20 )10=(2553. 3́)16
Procedimiento.

Parte entera Parte fracción.

9555 16 0.200*16=3.2
155 597 16 0.2 *16=3.2
115 117 37 16 0.2 *16=3.2
3 5 5 2

b. 300,600 a Binario

( 300.600 )10=(10010100.10011)2

Parte entera Parte fracción.

300 2 0.600*2=1.2
150 2 0.2 *2=0.4
0 75 2 0.4 *2=0.8
0 37 2 0.8 *2=1.6
1 18 2 0.6 *2=1.2
0 9 2
1 42
0 2 2
0 12

c. 90,385 a Hexadecimal

( 90.385 )10=(5 A .628 F 5 C)16

Procedimiento.

Parte entera Parte fracción.

90 16 0.385*16=6.16
10 5 0.16 *16=2.56
0.56 *16=8.96
0.96 *16=15.36
0.36 *16=5.76
 0.76 *16=12.16

d. 958,111 a Binario

( 958.111 )10=(1110111110.0011)2

Parte entera Parte fracción.

958 2 0.111*2=0.222
0 479 2 0.222 *2=0.444
1 239 2 0.444 *2=0.888
1 119 2 0.888 *2=1.776
1 59 2 0.776 *2=1.55
1 29 2
1 14 2
0 7 2
1 3 2
1 1

2. Convierta los siguientes números a complemento a 2 con el número bits

indicados (Sección 3.7.2 del libro de Muñoz).

Nota: Los números enteros positivos en su representación a binario a dos se

denota como su binario natural.
Para obtener el complemento a dos de un número binario(negativo) existen dos
formas:
-La primera es invertir todos los bits y al resultado obtenido se le suma 1.
-Él segundo método consiste en copiar cada bit del número de derecha a izquierda
hasta que se encuentre el primer 1, a partir de ahí se copia el inverso de cada bit.

La representación de número enteros a complemento a dos se denota como

C 2 ( x )=2n− x, donde n=al tamaño fijo de bits de un número binario, y x=números
reales representados en binario.

Para la representación de un número entero con signo significativo hay que tener
en cuenta que el bit más significativo situado a la izquierda denota su signo;
cuanto el número es positivo (+) su bit más significativo será 0, por el contrario, si
 es negativo su bit más significativo será 1.

a. −15 con 6 bits.

15 con 6 bits=(001111)2

−15 con 6 bits=(101111)2

15 2
1 7 2
1 3 2
1 1

−15 con 6 bits=( 101111 )2 → C2

15 con 6
bits 0 0 1 1 1 1

Inverso 1 1 0 0 0 0
+           1
C2 1 1 0 0 0 1

−15 con 6 bits → 15 con 6 bits ( 001111 )2 →−15 con 6 bits a C2 =(110001)C 2

b. 60 con 6 bits

60 con 6 bits=(001111)2

60 2
0 30 2
0 15 2
1 7 2
1 3 2
1 1
60 con 6 bits=( 001111 )2 →C 2=( 001111)C 2
Nota: Los números enteros positivos en su representación a binario a dos se
denota como su binario natural.

c. −101 con 8 bits

101 con 8 bits=(01011111)2

−101 con 8 bits=(11011111)2

101 2
1 50 2
0 25 2
1 12 2
1 6 2
1 3 2

1 1
101 con
8 bits 0 1 0 1 1 1 1 1

Inverso
encontr
ando el
primer 1 1 0 1 0 0 0 0 1

−101 con 8 bits →101 con 8 bits=( 01011111 )2 →−101 con 8 bits a C 2=( 10100001 )C 2

d. −31 con 6 bits

31 con 6 bits=(0011111)2

−31 con 6 bits=(1011111)2

31 2
1 15 2
1 7 2
1 3 2
1 1

Complemento a
dos encontrando
el primer 1 de
derecha a
izquierda 0 0 1 1 1 1 1
Inverso C2

1 1 0 0 0 0 1

−31 con 6 bits →31 con 6 bits=( 0011111 )2 →−31 con 6 bits aC 2=( 1100001 )C 2

3. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de

Muñoz):
𝐹(𝐴, 𝐵, 𝐶) = ∑(1,3,5,7)
 a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de
Productos.
Tabla de verdad
  A B C F(A,B,C)
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 0
7 1 1 1 1

A\BC 0-0 0-1 11 1-0 X=C

0   1 1  
1   1 1  

b) Utilizando mapas de Karnaught encuentre la mínima expresión

Producto de Sumas.
A\BC 0-0 0-1 11 1-0 X=C´
0 0     0
1 0     0

c) Implemente en VHDL ambas expresiones usando el software

EDAPLAYGROUND. En el informe debe incluir una impresión de
pantalla de la descripción en VHDL y la simulación.
 d) Construir el esquemático de la función simplificada para la
suma de productos.

4. Sea la siguiente función Boolea (Secciones 2.3 y 2.4 del libro de

Muñoz):

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∏(1,3,5,6,7,9)
  A B C D f(A,B,C,D)
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
 5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1

a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de

Productos.
AB\CD 0-0 0-1 11 10
0-0   1 1  
0-1   1 1 1
11        
10   1    

(1,3,5,7) :A´. D X=A´D+B´C´D+A´BC

(-1,9) :B´. C´. D
(-6,7) :A´. B . C

b) Utilizando mapas de Karnaught encuentre la mínima expresión

Producto de Sumas.

AB\CD 0-0 0-1 11 10

0-0 0     0
0-1 0      
11 0 0 0 0
10 0   0 0

(0,2,8,10) :B . D X=(B+D) (C+D) (A´+C´) (A´+B´)

(0,4,8,12) :C . D
(10,11,14,15
) :A´ . C´
(12,13,14,15
) :A´ . B´

c) Implemente en VHDL ambas expresiones usando el software

EDAPLAYGROUND. En el informe debe incluir una impresión de
pantalla de la descripción en VHDL y la simulación.
 5.

En una central solar se dispone de 4 grupos de paneles y se desea

monitorizar su funcionamiento. Para ello cada grupo dispone de un
sensor que se activa (1) si el grupo está funcionando correctamente
y se desactiva (0) en caso de que se detecte un fallo en el grupo.
Diseñe un circuito que a partir de la información proporcionada por
estos sensores active una señal cuando falle sólo uno de los grupos,
otra cuando fallen dos o más grupos.

a) Encuentre una tabla de verdad que modele el funcionamiento del

circuito. Esta tabla tendrá cuatro entradas (una por cada sensor)
y dos salidas (una cuando que indica cuando falla un grupo y
otra para indicar cuando está fallando más de un grupo).
b) Simplifique dicha tabla de verdad usando Karnaught e
impleméntela en VHDL.
c) Simule su diseño en EDAPLAYGROUND para comprobar el correcto
funcionamiento de su circuito.
Salida 1 cuando que indica cuando falla un grupo

# A B C D F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 0
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 1

F= A∗B∗C∗D
AB CD 00 01 11 10
00 0 0 0 0
01 0 0 0 0
11 0 0 1 0
10 0 0 0 0

Salida 2 cuando está fallando más de un grupo

# A B C D F2
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1
6. F 2=( A∗B∗D )+ ( C∗D∗B ) + ( C∗D∗A ) +( A∗B∗C )
AB CD 00 01 11 10
00 0 0 0 0
01 0 0 1 0
11 0 1 1 1
10 0 0 1 0
Implemento de VHDL

6. Sea la siguiente función Booleana, en donde los primeros términos son

los mintérminos (m) y los segundos (d) son condiciones libres (Sección
2.4.3):
 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑(2,5,7,9) + ∑ (1,11,13)
𝑑
Tabla de verdad
  A B C D f(A,B.C,D)
0 0 0 0 0 0
1 0 0 0 1 X
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 X
12 1 1 0 0 0
13 1 1 0 1 X
14 1 1 1 0 0
15 1 1 1 1 0

a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

AB\CD 0-0 0-1 11 10

0-0   X   1
0-1   1 1  
11   X    
10   Q X  

(1,5,9,13) :C´ . D X=C´D + A´BD + A´B´CD´

(5, 7) :A´ . B . D
(2.) :A´ . B´ . C . D´
b. Implemente en VHDL la expresión usando el software
EDAPLAYGROUND. En el informe debe incluir una impresión de
pantalla de la descripción en VHDL y la simulación
ADVERTENCIA: Todas las implementaciones en VHDL se deben hacer utilizando el
software EDAPLAYGROUND. La implementación se debe evidenciar en el informe con
la impresión de pantalla de la descripción de VHDL. La impresión de pantalla debe
seguir las indicaciones dadas en el Anexo 0 de lo contrario el aporte NO se
considerará válido.