Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Prese Clases
Prese Clases
MICROPROCESADORES
DISPLAY
CONVERSOR A/D PROCESAMIENTO DE
MUESTREO Y INFORMACIÓN
RETENCIÓN CONVERSOR D/A
ACTUADORES
SENSORES
ENTORNO
TOMA DATOS DEL ENTORNO
Sensores
Sirvenpara Visualizar una Cantidad Física.
Su función:
Peso
Velocidad Voltaje
Aceleración
SENSOR
Lluvia
Imágenes Corriente
Temperatura Conjunto de
valores continuo.
Voltaje/Corriente
UNIDAD DE PROCESAMIENTO
CPU
CONTROL
Aporta la inteligencia al S.E.
Con/sin memoria interna. DATAPATH
Dificultad de Reprogramación
Procesadores: MPUs, MCUs, DSPs, …
Eficiencia Energía
Mops/mW
Flexibilidad
100
ASICs
10
Reconfigurable
1
Procesadores
0.1
0.01
Lógica Reconfigurable.
Prototipos rápido. Plataforma de prueba de grandes
diseños.
Expectativas de venta baja.
RAM P1 CONTROL
CONTROL
P2
DATAPATH
ROM Pn DATAPATH
RUN
10s 400mW 90s
10s 160ms
90s
50mW IDLE SLEEP 160 W
StrongARM SA 1100
Microcontroladores
P IRQ 0 1 0 0 1 1
UART
IRQ
Frecuencia?
Realmente esMemoria
TIM I2C
un “Embedded Chip”
ORGANIZACIÓN DE MEMORIAS
HARDWARE COMPLETO
http://www.microchip.com/stellent/images/mchpsiteimages/en537986.jpg
EASY PIC
THE PIC 16 SERIES
Device Pins Clock Memory Features
14
THE PIC 16 SERIES
Device Pins Clock Memory Features
Algoritmo
Código
Algoritmo
Código de
máquina
ASM ASM ASM
ASM x86
ARMv9 m68k PPC
INTEL Power
ARMv9 m68k
x86 PC
SISTEMA NUMÉRICO
Tipo Sintaxis
Decimal D’<valor>’ d’<valor>’ .<valor>
Hexadecimal H’<valor>’ h’<valor>’ 0x<valor>
Octal O’<valor>’ o’<valor>’
Binario B’<valor>’ b’<valor>’
ASCII A’<carácter>’ a’<carácter>’ ‘<carácter>’
Cadena “<cadena>”
RISC
35 instrucciones 18 orientadas al byte, 4 al bit y 13
al control y literales
CONTROL GROUP
clrwdt clear watchdog timer
sleep go into sleep mode
nop no operation
RISC
BRANCH GROUP
goto k goto address
call k call soubrutine
return return from subrutine
retlw k return with literal in w
retfie return from interrupt
incfsz f,d increment f, skip if 0
decfsz f,d decrement f, skip if 0
btfsc f,b bit test in f, skip if clear
btfss f,b bit test in f, skip if set
OPERANDOS
f : designa alguna localidad de memoria (file register), de alguno de los 2 bancos de los
llamados “registros especiales”, o bien, alguna de las localidades de memoria RAM.
b. designa alguno de los 8 bits del registro especial o localidad de memoria elegido.
Tipos de
Memoria
Memoria Memoria
de
programa de datos
MAPA DE MEMORIA DE PROGRAMA
0Ah o PCLATH: Registro para la parte alta de la dirección. Este contiene la parte alta del
contador de programa y no se puede acceder directamente.
RBPU: Habilitación de pull-up del puerto B. 0: habilita pull-ups internas, 1: las deshabilita
INTEDG: Selector de flanco de la interrupción INT 0: flanco de bajada, 1: flanco de subida
RTS: Fuente de señal de TMR0. 0: ciclo de instrucciones interno (Temporizador)
1: transición en el pin RA4/TOCK (Contador)
U: Unimplemented No implementadas.
EEIF: Bandera de finalización de escritura. 1 cuando finaliza con éxito la escritura en la EEPROM de
datos; se debe colocar en 0 por programa. El bit de habilitación correspondiente es el EEIE,
localizado en el registro INTCON (0B<6>).
WRERR:Bandera de error de escritura. Se coloca en 1 cuando la operación de escritura termina
prematuramente, debido a cualquier condición de reset.
WREN: habilitación de escritura. Si se coloca en 0 no permite las operaciones de escritura; en “1” las
habilita.
WR: Control de escritura. Al colocarse en “1” inicia un ciclo de escritura. Este bit sólo es puesto a “0”
por hardware, una vez la escritura termina.
RD: Control de lectura. Al colocarse en “1” se inicia una lectura de la EEPROM de datos.
DESCRIPCIÓN
89h o EECON2: Registro auxiliar para control de la memoria EEPROM de datos. Registro que no
está implementado físicamente en el microcontrolador.
Pila (Stack). El PIC16F84 tiene una pila de 8 niveles, esto significa que se pueden anidar 8
llamados a subrutina sin tener problemas.
DESCRIPCIÓN
Watchdog timer (18ms y 2 segundos)
CLRWDT
SLEEP
EQU
ORG 0X000;
clrf VAR;
clrf RESUL;
Principal
movlw 0X02 ;
movwf VAR ;
movlw 0X05;
addwf VAR;
movwf RESUL ;