UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA

ESCUELA DE INGENIERÍA ELECTRÓNICA

CIRCUITOS DIGITALES
LABORATORIO No6

DISEÑO E IMPLEMENTACIÓN EN FPGA DE

CIRCUITOS COMBINACIONALES

Profesores: Ing. Alfredo Granados Ly.

 1. Un circuito tiene como entrada dos números binarios de 2 bits cada uno, x1x0
e y1y0 y como salida un número binario de 4 bits z3z2z1z0. La salida es igual al
producto aritmético de los dos números de entrada.

x
x
1
z3
Circuito z2
0
Multiplica z1
y1 dor z
y0 0

a) Completar la tabla de verdad de este sistema.

X1 X0 Y1 Y0 Z3 Z2 Z1 Z0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0
2 0 0 1 0 0 0 0 0
3 0 0 1 1 0 0 0 0
4 0 1 0 0 0 0 0 0
5 0 1 0 1 0 0 0 1
6 0 1 1 0 0 0 1 0
7 0 1 1 1 0 0 1 1
8 1 0 0 0 0 0 0 0
9 1 0 0 1 0 0 1 0
10 1 0 1 0 0 1 0 0
11 1 0 1 1 0 1 1 0
12 1 1 0 0 0 0 0 0
13 1 1 0 1 0 0 1 1
14 1 1 1 0 0 1 1 0
15 1 1 1 1 1 0 0 1

Z 3=m(15)
Z 3=X 1. X 0. Y 1.Y 0

Z 2=m(10,11,14 )
Z 2= X 1. X 0 . Y 1. Y 0+ X 1. X 0 .Y 1. Y 0+ X 1. X 0.Y 1.Y 0

Z 1=m(6,7,9,11,13,14 )
Z 1= X 1 . X 0.Y 1. Y 0+ X 1 . X 0. Y 1.Y 0+ X 1. X 0 . Y 1 . Y 0+ X 1. X 0 . Y 1.Y 0+ X 1. X 0. Y 1 . Y 0+ X 1. X 0. Y

Z 0=m(5,7,13,15)
Z 0=X 1 . X 0. Y 1. Y 0+ X 1 . X 0. Y 1.Y 0+ X 1. X 0. Y 1 . Y 0+ X 1. X 0.Y 1.Y 0

b) Ahora simplifique cada función utilizando el mapa de Karnaugh.

z3 z2
00 01 11 10 0 0 1 1
0 1 1 0
00 0
0
01 0
1

11 1 1 1
1
10 1
0
1 1

z1 z0
00 01 11 10 0 0 1 1
0 1 1 0
00 0
0
01 1 1 0
1
1 1
11 1 1 1 1 1
1
10 1 1 1
0

Z 3=X 1. X 0. Y 1.Y 0
Z 2= X 1. X 0 . Y 1+ X 1. Y 1.Y 0
Z 1= X 1 . X 0.Y 1+ X 0. Y 1.Y 0+ X 1. X 0 . Y 0+ X 1.Y 1 .Y 0
Z 0=X 0. Y 0

c) Simule e implemente su diseño en el MAX+PLUS II con el menor número

de compuertas posibles. Dibuje aquí el circuito final.
d) Implemente el multiplicador en VHDL, utilizando como dispositivo de
síntesis el CPLD (EPM7032LC44-6).

a. Indique el número de macroceldas utilizadas ______4_____.

 b. Indique las ecuaciones resultantes del proceso de síntesis.

Z 3=X 1. X 0. Y 1.Y 0
Z 2= X 1. X 0 . Y 1+ X 1. Y 1.Y 0
Z 1= X 1 . X 0.Y 1+ X 0. Y 1.Y 0+ X 1. X 0 . Y 0+ X 1.Y 1 .Y 0
Z 0=X 0. Y 0

c. Cuál de los dos circuitos implementados tiene mayor cantidad de

retardo asociado.

El circuito realizado en el entorno gráfico.

2. Un circuito llamado detector de magnitud relativa, tiene como entrada dos

números binarios de 3 bits cada uno, x2x1x0 e y2y1y0 y tres salidas M, N y P
que pasan a estado 1 cuando se cumpla la condición indicada en la figura.

x2
x1 M (x = y)
x0
Detector de N (x > y)
y2 magnitud relativa
y1 P (x < y)
y0
 a) Para diseñar este circuito comparador, ¿por qué no sería recomendable
utilizar la simplificación por Karnaugh?

Porque se trabajaría con muchas combinaciones y esto se prestaría

generar errores.

b) Escriba la condición que deben cumplir los bits de entrada, para que M =
1.

Cuando todos los bits x2 x1 x0 sean iguales a y2 y1 y0 respectivamente.

c) Escriba la condición que deben cumplir los bits de entrada, para que N =
1.

Cuando se encuentre el bit X =1 y su correspondiente Y =0 analizando

desde el mas a menos bit significativo.

d) Escriba la condición que deben cumplir M y N, para que P = 1.

Cuando se encuentre el bit X =0 y su correspondiente Y =1 analizando

desde el mas a menos bit significativo.

e) Escriba las ecuaciones para M, N y P.

M =(x 2 xor y 2)’ (x 1 xor y 1)’ (x 0 xor y 0)’

N=( x 2 y 2’ )+(x 2 xor y 2) ’(x 1 y 1’ )+( x 2 xor y 2)’( x 1 xor y 1)’ (x 0 y 0 ’)

P=( x 2 ' y 2)+( x 2 xor y 2)’ ( x 1 ' y 1)+( x 2 xor y 2)’ ( x 1 xor y 1)’ ( x 0' y 0)