PARCIAL 2 DE EVALUACIÓN CONTINUA

CED EPS UAM

eduardo.boemo@uam.es

El enunciado es común para todo el Laboratorio de CED pero particular para cada estudiante:

 Se pide sintetizar "con lápiz y papel" - y después dibujar+simular - un contador cíclico de

3 bits que partiendo de 000 pase por una secuencia que será indicada al comienzo de la
sesión de laboratorio.

o Por ejemplo: Diseñar un contador de 3 bits que cuente

000001101110111 y vuelva a comenzar desde 001 (no desde 000).

 Se debe realizar el ejercicio con puertas básicas y FLIP-FLOP tipo D con reset (llamado
FDR por el fabricante de la herramienta que usamos en CED).

 Durante la simulación “combine” las señales de salida Z2 Z1 Z0 en un bus (comandos

combine signals + radix unsigned).

 En este ejercicio, la señal de clear o reset se llama EXACTAMENTE RST (no RTS, CRL,
CLR, clear, reset, etc.)

Su circuito se llamará exactamente pr2ej2 y tendrá exactamente 2 entradas (CLK y RST) y

exactamente 3 salidas Z2, Z1, Z0. Si no cumple con lo anterior, el simulador no podrá “conectar”
con su solución.

(su circuito)

Para su correcta simulación, su solución debe tener en cuenta las siguientes restricciones y
sugerencias:

 Es útil agrandar el tamaño de la hoja con el comando EDIT  CHANGE SHEET SIZE
 Debe ubicar su diseño en el disco H: del ordenador. NO en el disco C:
 Debe seleccionar la familia Spartan 3E (no la Spantan 3 - a secas - sin la E) al crear el
“Project”.

 Nombre de la hoja con el sch: debe ser exactamente pr2ej2 (no la llame circuito,
práctica, etc.)

 Nombre de las señales del circuito:

o CLK : entrada de reloj.

 o RST : entrada de reset ó clear que permite inicializar la memoria del contador
en 000. Nombre a esta señal RST tal cual; no lo cambie por nombres como RTS,
reset, clear, CLR, etc.
o Z0 : bit 0 de la salida del contador (LSB). No confunda en el teclado 0 con la letra
O.
o Z1 : bit 1 de la salida del contador.
o Z2 : bit 2 de la salida del contador (MSB).

 Debe utilizar el flip-flop tipo D con reset llamado FDR (Flip-flop D con Reset).

o En el FDR, las señales CLK y reset son indicadas como C y R.

o PONGA ATENCIÓN al conectar los flip-flops FRD: Este componente tiene la

entrada D y CLK a la izquierda y la salida Q a la derecha, mientras que su
esquema en papel normalmente tendrá D y CLK a la derecha y Q a la izquierda.

o Puede rotar el FDR con el comando CRTL R. También puede hacer un “mirror”:

o Conecte las líneas reset de los flip-flop FDR a la señal externa RST. Es decir,
prepárele al simulador el mecanismo para que pueda inicializar el circuito a cero.

 Antes de simular ejecute el comando Check schematics del menú Tools. Si hay errores
no funcionará la simulación.
 NO ABRA MÁS DE UNA VENTANA CON EL MODELSIM. Si éste no funciona, cierre la
ventana de Modelsim y después comience a resolver el problema.
 Encontrará el tesbench correspondiente (llamado pr2ej2Tb) descomprimiendo el fichero
que está debajo de este enunciado, en la página www del Lab.