lOMoARcPSD|5828820

Primera Entrega Sistemas Digitales

Sistemas Digitales (Politécnico Grancolombiano)

StuDocu no está patrocinado ni avalado por ningún colegio o universidad.

Descargado por Andres Torres (andres.torres@eltransporte.org)
 lOMoARcPSD|5828820

PRIMERA
ENTREGA TUTOR:
Gabriel Eduardo Ávila Buitrago

REALIZADO POR:
Sistemas Digitales y Ensambladores NICOLAS JIMENEZ QUINTERO Código: 1814000338
JOHAN STIVEN HERNÁNDEZ OSORIO Código: 1821982980

Politécnico Grancolombiano
Facultad De Ingeniería Y Ciencias Básicas
2019 – 1

Descargado por Andres Torres (andres.torres@eltransporte.org)

 lOMoARcPSD|5828820

Semana 3: Diseño de los elementos de control

de lectura/escritura de una memoria RAM.
I. ACTIVIDAD A DESAROLLAR.
El proyecto para este módulo consiste en un problema de A. Se obtiene una matriz con 32 celdas que hace referencia a
diseño de una memoria RAM. Este problema se divide en tres los 5 bits, teniendo en cuenta que en el sistema binario cada
partes. combinación tiene dos posibilidades (0-1), obtenemos como
resultado 25, la tabla 1 provee información de esta operación.
A. Diseño de los elementos de control de lectura/escritura de
una memoria RAM. TABLA I
B. Diseño de las celdas de almacenamiento de memoria
25 24 23 22 21 20
RAM.
32 16 8 4 2 1
C. Diseño de control secuencial de una memoria RAM.

Para la operación de celdas y columnas en el decodificador se

II. PRIMERA ENTREGA obtiene una matriz como se muestra en la “Fig 1,”
Propuesta de diseño de tres circuitos combinables en
logisim que contengan:

A. Un decodificador que convierte una señal de 5 bits a un

único dato (entre 0 y 31) para la selección de filas y columnas
de una memoria RAM, y para el control de lectura/escritura
de esta.
B. Un circuito de control con tres entradas y dos salidas.
1 Entrada chip select (CS) funciona como la habilitación de
la memoria RAM.
2 Entrada write enable (WE) para activar la escritura en la Fig. 1 matriz de operación sin datos, la columna resaltada
memoria. corresponde al peso del bit.
3. Entrada output enable (OE) para activar el envío de
datos por el bus.

Cuando CS Y WE están activados, la salida E (escritura) debe

activarse. Si WE está activado, la salida L (lectura) debe
permanecer inactiva. Si CS y OE están activos, la salida L
(lectura) debe activarse.
C. Un circuito conversor para un display de siete segmentos,
que se utilizará para visualizar posteriormente el dato
disponible en la memoria RAM.

III. SOLUCIÓN DEL CIRCUITO QUE CONTIENE UN DECODIFICADOR QUE

CONVIERTE UNA SEÑAL DE 5 BITS A UN ÚNICO DATO.

La funcionalidad del decodificador consiste en un circuito

que recibe una variable de entrada (binaria), que permite
indicar la posición de la celda (decimal) de las 32 opciones
que se tiene, ubicando la casilla que se quiere operar, con fin
de que el resultado de la operación lo arroje en sistema
binario o hexadecimal si es el caso.

Descargado por Andres Torres (andres.torres@eltransporte.org)

 lOMoARcPSD|5828820

B. Se obtiene la tabla de verdad de la memoria de 0 a 32, ver C. Obtener el mapa de Karnauhg, para una de las salidas,
tabla 2 tener en cuenta zona sombreada, como se muestra en la “Fig.
2.”
TABLA II
Tabla de verdad
a b c d e
0 0 0 0 0 0
1 0 0 0 0 1
2 0 0 0 1 0
3 0 0 0 1 1 Fig. 2
4 0 0 1 0 0
Mapa de Karnauhg y su correspondiente solución, como se
5 0 0 1 0 1 muestra en la “Fig. 3.”
6 0 0 1 1 0
7 0 0 1 1 1
8 0 1 0 0 0
9 0 1 0 0 1
10 0 1 0 1 0
11 0 1 0 1 1
12 0 1 1 0 0
13 0 1 1 0 1
Fig. 3 Mapa de Karnaugh
14 0 1 1 1 0
15 0 1 1 1 1
16 1 0 0 0 0 D. Representación gráfica del decodificador de una memoria
RAM, diseñado en logisim, la ilustración muestra el
17 1 0 0 0 1 codificador sin datos y a continuación se procede a la
18 1 0 0 1 0 descripción del mismo; Se puede observar la letra A, donde se
19 1 0 0 1 1 ingresa la dirección de entrada y la letra D la dirección de
20 1 0 1 0 0 salida, la opción SEL (select), activa la memoria para obtener
los datos en la dirección de salida, la opción CLR (control),
21 1 0 1 0 1
opera para resetear toda información que contenga la
22 1 0 1 1 0 memoria y la opción OUT, permite el ingreso o salida de datos
23 1 0 1 1 1 a la memoria por medio de combinación al reloj con el fin de
24 1 1 0 0 0 almacenar datos. Ver “Fig. 4.”
25 1 1 0 0 1
26 1 1 0 1 0
27 1 1 0 1 1
28 1 1 1 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1
Fig. 4 Representación Gráfica del decodificador de una
memoria RAM

Descargado por Andres Torres (andres.torres@eltransporte.org)

 lOMoARcPSD|5828820

E. Representación gráfica del decodificador en simulación

conectada, la entrada de 5 bits contiene los datos 00011 que
nos da la posición del número 7, el resultado de la operación
se puede obtener hasta en sistema hexadecimal (4 bits de
salida) si es el caso. Para el número 7 el resultado de la
conversión en binario nos arroja 111. Ver “Fig. 5”.

25 24 23 22 21 20
32 16 8 4 2 1 Fig. 8 Si CS y OE están activos la salida L debe activarse.
Posición datos de entrada 1 1

B. Obtención Tabla de verdad, para el desarrollo del circuito

ver TABLA 3

TABLA III

Fig. 5 Representación gráfica del decodificador en simulación a b c x y

conectada. 0 0 0 0 1
IV. SOLUCIÓN A UN CIRCUITO DE CONTROL CON TRES ENTRADAS Y DOS 0 0 1 0 1
SALIDAS. 0 1 0 0 1
0 1 1 0 1
1 0 0 0 0
A. El requerimiento para este circuito debe tener en cuenta
que cuando CS Y WE están activados, la salida E (escritura) 1 0 1 0 0
debe activarse. Si WE está activado, la salida L (lectura) debe 1 1 0 1 0
permanecer inactiva. Si CS y OE están activos, la salida L 1 1 1 1 1
(lectura) debe activarse. Ver “Figuras 6, 7 y 8.”
C. Mapas de Karnaugh para la elaboración del circuito. Ver
“Fig. 9.”

Salida X Suma de productos.

Fig. 6 cuando CS y WE están activos la salida E debe activarse.

Salida Y Suma de productos.

Fig. 7 Si WE esta activado la salida L debe permanecer

inactiva. Fig. 9 Mapas de Karnaugth

Descargado por Andres Torres (andres.torres@eltransporte.org)

 lOMoARcPSD|5828820

V. ELABORACIÓN DE UN CIRCUITO CONVERSOR PARA UN DISPLAY DE 7

SEGMENTOS.

La funcionalidad del display de 7 segmentos consiste en un

circuito que recibe 4 variables de entrada (binaria), que
permite iluminar leds específicos de los 7 que se tienen
disponibles, con el fin que en el display se muestre la
representación decimal del número binario ingresado.
A. Para la representación de cada segmento se utiliza la
figura 10 donde se indica la ubicación de cada led; con esta
representación se realiza la tabla de conversión de decimal a
binario y los respectivos segmentos que utilizara en el display
de 7 segmentos, “ver figura 10.”

Fig. 11.

C. En la figura 12 se muestra el circuito equivalente con un

caso práctico, donde la entrada es 0110 y de acuerdo con la
Fig. 10. Display de 7 segmentos tabla 4 la respectiva salida en el display es el número 6.

Tabla 4 de conversión de binario a decimal y representación

en el display de 7 segmentos.

TABLA IV

Decima Binari
l o A B C D E F G
0 0 1 1 1 1 1 1 0
1 1 0 1 1 0 0 0 0
2 10 1 1 0 1 1 0 1
3 11 1 1 1 1 0 0 1
4 100 0 1 1 0 0 1 1
5 101 1 0 1 1 0 1 1
6 110 1 0 1 1 1 1 1
7 111 1 1 1 0 0 0 0
8 1000 1 1 1 1 1 1 1
9 1001 1 1 1 1 0 1 1

B. Para realizar el circuito en logisim se ingresan 4 entradas

X3, X2, X1 Y X0 que representan los números del 0 al 9 en
binario, y 7 salidas A, B, C , D, E, F Y G que representan cada
uno de los segmentos del display, obsérvese que podemos
representar 16 caracteres, (representación hexadecimal),
pero en este caso nos interesa la representación decimal por
lo que los últimos 6 caracteres quedaran nulos. Ver “Fig. 11”

Descargado por Andres Torres (andres.torres@eltransporte.org)

 lOMoARcPSD|5828820

D. Mapas de Karnaugh para la elaboración del circuito para

cada salida.

Salida A:

Salida B:

Salida C:

Descargado por Andres Torres (andres.torres@eltransporte.org)

 lOMoARcPSD|5828820

Salida D:

Salida E:

Salida F:

Descargado por Andres Torres (andres.torres@eltransporte.org)