1

Compuertas Lógicas
José A. Celis L., Jamner J. Garcia M ., Camilo A. Garzon L
(joacelislo, jajgarciamen, caagarzonlo)@unal.edu.co

Palabras Clave—Compuertas logicas, Inversor, NOT, NAND,

NOR, XOR, respuesta logica.

Abstract—Summary - In practice we analyze the responses

of The most commonly used logic gates, such as NOT, NAND,
NOR and XOR, as well as its correct connection. The two large
integrated CMOS and TTL families will be used, which differs
in the type of transistors that use CMOS and BJT. Generating
sensitivities and different work areas. It seeks to observe those
differences in equal circuits assembled with the two families
Figura 1: Sı́mbolos distintivos con indicadores de negación.
[2]

I. I NTRODUCCI ÓN

LA PUERTA AND
E Sta practica se realizara para identificar el comporta-
miento de las compuertas logicas de los integrados de
las familias logicas CMOS y TTL. atraves diseño de circui- Genera una salida a nivel ALTO sólo cuando todas las
tos e implementacion utilizando las dos familias se buscan entradas están a nivel ALTO. Cuando cualquiera de la entradas
corroborar las tablas de verda las diferencias en zonas de está a nivel BAJO, la salida se pone a nivel BAJO.
trabajo, ensamblando circuitos iguales en comportamiento con
conpuertas de las dos familias, se evaluara la sensivilidad a la
estatica,

II. M ARCO T E ÓRICO

LAS FAMILIAS LOGICAS

La familia lógicas bipolar más exitosa es TTl (hecha

con transistores bipolares) existe muchas referencias con un
intervalo de velocidad y consumo de energı́a, los valores
binarios se definen (0V a 0.8V cero lógico)(2V a 5V uno
lógico). la familia TTl fue reemplazada en gran parte por
los circuitos CMOS (hecha con MOSFETS) tiene un menor
consumo energı́a, opera en un rango de tensión (3V a 18V).

PUERTAS LÓGICAS Figura 2: Tabla de verdad de una puerta AND de dos entradas
y Sı́mbolos distintivo[2]
Un circuito lógico se puede representar sencillamente
en forma de una caja neúmero de entradas y salidas.
Las Posibilidades de entrada y salida son 0 PUERTAS
LÓGICASonstruir cualquier circuito lógico.
LA PUERTA OR
EL INVERSOR
Genera un nivel ALTO a la salida cuando cualquiera de sus
cambia un nivel lógico al nivel opuesto. En términos de bits, entradas está a nivel ALTO. La salida se pone a nivel BAJO
cambia un 1 por un 0, y un 0 por 1. sólo cuando todas las entradas están a nivel BAJO.
 2

Figura 3: Tabla de verdad para una puerta OR de dos entradas

y Sı́mbolos distintivo [2] Figura 6: Simulacion circuito 1, x=0v y Y=5v

la puerta NAND
Genera una salida a nivel BAJO sólo cuando todas las en-
tradas están a nivel ALTO. Cuando cualquiera de las entradas
está a nivel BAJO, la salida se pondrá a nivel ALTO

Figura 7: Simulacion circuito 1, x=5v y Y=0v

Figura 4: Tabla de verdad de la puerta NAND de 2 entradas
y Sı́mbolos distintivo[2]

III. S IMULACIONES
PUERTAS LÓGICAS
En las siguientes figuras encontraremos las salidas de las
compuertas logicas de las puertas antes mencionadas:

Figura 8: Simulacion circuito 1, x=0v y Y=0v

Figura 5: Simulacion circuito 1, x=5v y Y=5v

Construcción de compuerta AND apartir de compuertas
NOR
 3

Figura 9: una compuerta AND a partir de compuertas NOR Figura 13: Circuito para medir la corriente de consumo a
diferentes frecuencias.

Construcción de compuerta OR apartir de compuertas NOR

Figura 10: una compuerta AND a partir de compuertas NOR

Dos puertas NAND utilizadas como puertas AND

Figura 14: Circuito para medición de la relación del voltaje

de salida respecto al voltaje de entrada.

Figura 11: una compuerta AND a partir de compuertas NAND

Tabla I: Comprobación circuito de la figura 14

XM M 1(V ) XM M 2(V )
Tres puertas NAND utilizadas como puertas OR
0 5
0.5 5
1 5
1.5 5
2 5
2.5 5
3 0
3.5 0
4 0
4.5 0
5 0

Figura 12: una compuerta AND a partir de compuertas NAND

 4

Figura 15: Circuito para medición del tiempo de retardo,

subida y bajada de una compuerta. Figura 17: Circuito para medición de corriente de entrada en
el nivel lógico 1 y en el nivel lógico 0 CMOS

Figura 16: Circuito para medición del retardo de cuatro

compuertas en cascada.
Figura 18: Circuito para medición de corriente de entrada en
el nivel lógico 1 y en el nivel lógico 0 TLL
 5

V. R ESULTADOS Y AN ÁLISIS DE RESULTADOS

PUERTAS LÓGICAS

V-A.
Comprobación compuertas lógicas circuito de la figura 5
Tabla III: Comprobación compuertas lógica NAND TTL7400

A B Salida
Figura 19: Circuito para medición de corriente vs voltaje. 0 0 1
0 1 1
1 0 1
1 1 0

Tabla II: Comprobación Circuito para medición de corriente

vs voltaje. Tabla IV: Comprobación compuertas lógica NOR TTL7402
potenciómetro V Corriente(A) A B Salida
10k 5 500u 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 0

Tabla V: Comprobación compuertas lógica XOR TTL7486

A B Salida
0 0 0
0 1 1
1 0 1
1 1 0

Tabla VI: Comprobación compuertas lógica NOT TTL7404

Entrada Salida
1 0
0 1

Figura 20: Decodificador en el Carácter R Consumo de corriente

Para el integrado CD4011 se midio el consumo de corriente
el alto y en bajo, las corrientes medidas fueron 0.3µA y 0.2µA
respectivamente.
Como se puede ver en las simulaciones, las compuertas Tambien se realizo la misma medicion dejando los cables
cumplen las tablas de verdad anteriormente mostradas. sin conectar y sin cables, los resultados obtenidos fueron
143µA y 512µA
Podemos observar que en la familia CMOS importa mucho
IV. M ATERIALES Y E QUIPOS
dejar las entradas no usadas a tierra, ya que cuando no estan
Los materiales y equipos que seran utilizados para esta conectadas se comportan como antenas y capturan mucha
practica son: interferencia. En el caso de usar TLL esto no es necesario
2 circuitos integrados correspondientes a la compuerta ya que da las mismas salidas de corriente sin importar la
NOR (TTL y CMOS) conexión.
2 circuitos integrados correspondientes a la compuerta Tabla VII: corriente de consumo a diferentes frecuen-
NAND (TTL y CMOS) cias.TTL7400 circuito de la figura13
2 circuitos integrados correspondientes a la compuerta
XOR (TTL y CMOS) Entrada(V ) Corriente
2 circuitos integrados correspondientes a la compuerta 1KHZ 44.409pA
NOT (TTL y CMOS) 10kHZ 44.409pA
Resistencias, potenciómetros y LEDs. 100kHZ 44.406pA
Generador de señales, fuente DC, multı́metro y oscilos- 1MHZ 44.382pA
1MHZ 44.137pA
copio.
 6

Tabla VIII: medición de la relación del voltaje de salida NOT:

respecto al voltaje de entrada.14 para crear una compuerta NOT se debe poner las
Entrada(V ) XM M 1 XM M 2
entradas de una compuerta NOR o una compuerta
NAND con sus entradas cortocircuitadas.
5V 5V 0V
0V 0V 5V

Al variar el potenciómetro la tensión no cambia ni la de

salida ni la de entrada
Corriente de entradas
AL momento de implemmentar los circuitos del punto 3.8
de la Guia de laboratorio usada, se midieron las corrientes de
entrada de los dos esquemas mostrados, los resultados fueron
consignados en la siguiente tabla. XOR:
para crear una compuerta XOR se debe poner una
compuerta NAND con entradas A y B, LA salida de
Tabla IX: Corriente de entrada en los dos tipos de esta compuerta se conecta a una de las entradas de otras
compuertas.14 dos compuertas NAND(a una de las otrase entradas se
le conecta A y a la otra compuerta B) por ultimo estas
Esquema T ipo Corriente
dos salidas se conectan a otra compuerta NAND.
1 CMOS 0A
1 TLL 0A
2 CMOS 5ρA
2 TLL 5ρA

En esta tabla podemos apreciar que las compuertas se

comportan de manera similar

VI. P REGUNTAS
¿Cómo se construyen compuertas lógicas AND, OR,
NOT y XOR a partir de las compuertas NAND y NOR? ¿Cómo se interpretan los valores de tensión y corriente
de entrada y salida de las compuertas lógicas (VIH ,
AND: VIL , VOH , VOL , IIH , IIL , IOH , IOL ) ? ¿Concuerdan
para crear una compuerta AND se debe poner una los valores medidos en la práctica con los especificados
NAND cortocircuitando la entrada de otra compuerta por el fabricante?
NAND.
si las coneccciones se realizan de una manera adecuada
(por ejemplo conectando a tierra las entradas no
utilizadas en una integrado de la familia CMOS) los
datos medidos concuerdan en buena medida con los
datos dados por el fabricante.

¿Qué es el Margen de Ruido de una compuerta lógica?

OR:
para crear una compuerta OR se deben poner una
compuerta NAND la cual tiene como entradas dos
NAND con cortocircuito en sus respectivas entradas
Con los valores de voltaje medidos en la parte 2 del
procedimiento, calcule el Margen de Ruido de las
compuertas utilizadas
El margen de ruido es el máximo voltaje de ruido
adicionado a una señal de entrada de un circuito digital
de modo que no cause un cambio indeseable en la salida
del circuito

¿Qué es el FAN-OUT de una compuerta lógica? Con

los valores de corriente medidos en la parte 5 del
procedimiento, calcule el FAN-OUT de las compuertas
utilizadas.
FAN-OUT:
Es la cantidad máxima de entradas que puede alimentar
 7

una sola compuerta sin perder los valores que garantiza Las compuertas TTL el cero lógico se puede poner sin
el fabricante, el FAN-OUT depende de la salida de conectar a tierra
corriente de la compuerta y también de las corrientes
de entrada de las compuertas que se alimentarán, esta Las compuertas generan retrasó de la salida respecto a la
corriente debe ser la corriente máxima generada por la entrada, La familia CMOS son mas rápidas que la TTL
compuerta.
VIII. R EFERENCIAS
Con los valores de corriente medidos en la parte 2 del [1] WAKERLY, J. (s.f.). DISEÑO DIGITAL PRINCIPIO
procedimiento, calcule el consumo estático de potencia Y PRACTICAS. PEARSON..
consumida por las compuertas lógicas utilizadas.
[2]Turiso, E. B. (2009). FUNDAMENTOS DE. Madrid:
PEARSON.
P = (1; 90mA)(5V )P = 9; 5mW (1)
[3]J. Molina, ”Familias lógicas digitales”,
Para un 0 logico: Es.slideshare.net, 2018. [Online]. Available:
https://es.slideshare.net/gregoriocrescenzi/familias-lgicas-
P = (2; 79mA)(5V )P = 13; 95mW digitales. [Accessed: 17- Sep- 2018]

La potencia consumida por la compuerta CMOS es: Para

un 1 logico:
P = (0; 15mA)(5V )P = 0; 75mW
Para un 0 logico:
P = (0; 12mA)(5V )P = 0; 6mW
Con los valores de corriente medidos en la parte 4 del
procedimiento, calcule el consumo dinámico de potencia
consumida por las compuertas lógicas utilizadas.

A la hora de medir tiempos de retardo, de subida y de

bajada, ¿Por qué se utiliza una señal cuadrada?

Se utiliza una señal cuadrada que es la única que

permite un cambio repentino en la tensión de entrada,
si se utilizara otra onda, los resultados no serian claros
y que se puede apreciar los retardos son graficamente
muy evidentes en una señal cuadrada

¿Qué diferencias encuentra entre las compuertas de

la familia lógica TTL y la CMOS? Explique en que
radican estas diferencias.

Las compuertas de la familia CMOS son mas susceptibles

a la estatica, por eso desde un principio se debe tener mas
cuidado al manipularlos, tambien tienen que conectarce
las entradas que no estan usadas a tierra ya que si no
se conectan se comportan como antenas y hacen que la
salida no sea la esperada.
la velocidad de respuesta de las compuertas, siendo las
TTL mas rapidas, capaces de manejar frecuencias mas
altas.

VII. C ONCLUSIONES
Las compuertas CMOS son más sensibles al ruido, hay
que conectar tanto entradas como salidas a tierra si es
un cero lógico