Universidad NacionalUNIVERSIDAD

Autónoma de Honduras
NACIONAL AUTÓNOMA DE HONDURAS Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital
Facultad de Ingeniería – Departamento de Ingeniería Eléctrica Industrial
Diseño Digital – Sección 1300 – Ejemplo de diseño digital con circuitos integrados 01
Catedrático: Máster Ing. Daniel Flores Fecha: 2020-02-12

Nombre: ___________________________________ Número de Cuenta: ________________

1. Un sistema de regulación de temperatura de un almacén industrial pretende mantener la

temperatura del interior del almacén igual a la temperatura ambiente (exterior). Antes de
diseñar y fabricar el dispositivo de control, se le pide diseñar y fabricar la placa electrónica para
el monitoreo de temperatura. La placa electrónica debe constar de dos entradas analógicas,
correspondientes a la señal analógica amplificada de dos sensores de temperatura (0 - 5 V). La
conversión analógica a digital se hace con un convertidor de 16 bits, con una tensión de
referencia de 5,0000763 V y con una señal de reloj de 1 KHz. Debe fabricar con circuitos
integrados y lógica combinacional un circuito electrónico digital tal que:
a) Si la entrada analógica 1 es mayor que la entrada analógica 2, debe encender una pantalla
de siete segmentos color azul que muestre la letra “t”.
b) Si la entrada analógica 1 es menor que la entrada analógica 2, debe encender una pantalla
de siete segmentos color naranja que muestre la letra “t”.
c) Si la entrada analógica 1 es igual que la entrada analógica 2, debe encender una pantalla
de siete segmentos color verde que muestre la letra “t”.
d) Muestre el valor hexadecimal obtenido en la salida de cada convertidor AD.
e) El retardo debido a los integrados es inferior al periodo del reloj del convertidor AD.

Página 1|7
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

Solución
Ya que se trata de un convertidor AD de 16 bits con un valor de tensión de referencia, se dispone de
lo siguiente:
 Valores digitales sin signo con 16 bits: 65536 valores diferentes incluyendo al 0.
 Intervalo de valores de tensión analógico: 0 V – 5 V
5
 Resolución de voltaje: (216 ) = 76,3 × 10−6 𝑉/𝑏𝑖𝑡

Solución inciso d)

Es el más rápido de resolver. Al ser 16 bits y las pantallas de siete segmentos, se necesitan cuatro
pantallas de siete segmentos, cada una capaz de mostrar valores hexadecimales.

Solución incisos a), b) y c)

El diseño propuesto se resume en el diagrama:

Para resolver cada inciso utilizaremos los integrados vistos en clase:

Página 2|7
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

 74LS85D = Comparador de magnitud de 4 bits

 74LS02D = Compuerta NOR (QUAD 2)
 74LS08D = Compuerta AND (QUAD 2)
 74LS47N = Decodificador BCD a 7 segmentos.

Se construyen cada una de las etapas del circuito digital con circuitos integrados:

 Etapa de comparación de magnitud

Página 3|7
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

 Etapa de lógica combinacional (compuertas ANDy NOR) y etapa de decodificación a siete

segmentos

Para saber qué valores colocar en la etapa de procesamiento lógico con las compuertas AND para
cada resultado del comparador, se lee la hoja de especificaciones del 74LS74N (pág. 2):

Debe ingresar en el decodificador el número 14 para obtener una “t”, es decir, debe ingresar el
número 1110, o lo que es HHHL. Esto también aparece en la hoja de especificaciones del circuito
integrado:

Página 4|7
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

De esta forma, el diseño del circuito digital con componentes discretos queda:

Solución inciso e)
La ruta crítica de la señal digital es la siguiente:

74LS85 – 74LS85 – 74LS85 – 74LS85 – 74LS02 – 74LS08 – 74LS47

Según las hojas de especificaciones, los tiempos típicos de retardo son:

Página 5|7
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

Página 6|7
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

El retardo mínimo por conmutación de todos los componentes da un tiempo aproximado de 500 ns.
La señal de reloj opera con periodos de 1 ms, por lo que se tiene confianza de que no habrá un
problema en este aspecto.

En una placa electrónica se tendría que considerar también los tiempos de retardo debido a la
propagación de la señal por pistas microstrip o stripline.

Preguntas de repaso:

 ¿Qué conexiones podrían hacerse o reemplazarse para mejorar el diseño?

 ¿Qué componentes podrían utilizarse o reemplazarse para mejorar el diseño?
 ¿Qué código en lenguaje VHDL puede reemplazar el circuito electrónico?
 ¿Qué tan extensa sería la circuitería si se desea reemplazar con una ROM o con un PLA la
etapa de lógica combinacional?

Página 7|7