Fundamentos de los Computadores 18 de julio de 2012

Examen de Convocatoria Extraordinaria

NOMBRE:________________________________________________CALIFICACIÓN:_______

1a 1b 1c 2 3a 3b 3c 4 5a 5b

Puntuación 0.5 0.5 0.5 1.5 0.75 0.5 0.75 2 1.5 1.5

Calificación

1. Dada la función lógica f(A,B,C,D)=∑(2,3,4,5,10,11)+X(1,6,7) dibuja el circuito que

implementa esta función lógica utilizando:

a) Únicamente el mínimo número de puertas NOR.

b) Un decodificador con dos entradas (C y D) y el mínimo número de puertas NOT, AND y
OR.
c) Un multiplexor con una entrada de control (A) y el mínimo número de puertas NOT,
AND y OR.

2. Partiendo del valor inicial Q2=0, Q1=0, Q0=0, ¿cuál es la secuencia que realiza este contador
asíncrono si E=1?

E
. T2 Q2 T1 Q1 T0 Q0

Q´2 Q´0
Q´1
clk

3. Se desea implementar un circuito que calcule la suma de dos potencias de dos. El circuito
comenzará leyendo dos valores M y N que estarán comprendidos entre 1 y 10 para luego
calcular las potencias 2M y 2N mediante operaciones de desplazamiento y, finalmente,
devolver como salida el valor de la suma de las dos potencias. Diseñar la unidad de control
que permita implementar este funcionamiento usando el camino de datos mostrado en la
página siguiente. El diseño debe constar de:

a) El programa que realiza esta operación.

b) El autómata que define el flujo de control de dicho programa.
c) Una tabla que muestre el valor de las palabras de control para cada estado.
 Camino de Datos para el Ejercicio 3

19 IN selección de entrada
habilitación de
18 E
escritura
17 DE2
16 DE1 dirección de escritura
15 DE0
habilitación de lectura
14 LA
(operando A)
13 DLA2
dirección de lectura
12 DLA1
(operando A)
11 DLA0
habilitación de lectura
10 LB
(operando B)
9 DLB2
dirección de lectura
8 DLB1
(operando B)
7 DLB0

6 ALU2
5 ALU1 operación de la ALU
4 ALU0

3 DESP2
operación del
2 DESP1
desplazador
1 DESP0
0 OUT habilitación de salida

Operaciones de la ALU ALU2 ALU1 ALU0

Complementar no A 0 0 0
AND A and B 0 0 1
XOR A xor B 0 1 0
OR A or B 0 1 1
Decrementar A–1 1 0 0
Sumar A+B 1 0 1
Restar A–B 1 1 0
Incrementar A+1 1 1 1
Operaciones del DESP2 DESP1 DESP0
Desplazador
Pasar el valor 0 0 0
Pasar el valor 0 0 1
No usada 0 1 0
No usada 0 1 1
Desplazar a la izquierda 1 0 0
Rotar a la izquierda 1 0 1
Desplazar a la derecha 1 1 0
Rotar a la derecha 1 1 1
4. Diseñar una memoria de tamaño total 256KB con un ancho de palabra de 32 bits en la que
los primeros 32KB sean de memoria ROM y el resto de memoria RAM. Para ello se dispone
de cuatro tipos de módulos:
 Memorias ROM de 8KB con un ancho de palabra de 32 bits.
 Memorias RAM de 32KB con un ancho de palabra de 16 bits.
 Memorias RAM de 128KB con un ancho de palabra de 8 bits.

Cada módulo posee entradas de direcciones, entradas de datos, salidas de datos y una
señal de selección CS activa a nivel alto. Para el diseño se pueden utilizar tantos módulos
como se crea necesario (suponer que hay cantidad suficiente de todos ellos) pero debe
usarse al menos uno de cada tipo y el número total de módulos usado debe ser lo más
pequeño posible. Se puede asumir también que se dispone de todos los decodificadores que
se consideren necesarios.

5. Incluir en el diseño multiciclo básico del procesador MIPS R2000 la ejecución de la

instrucción jmal $rs que salta a la dirección que está en memoria en la posición $rs, es
decir, PC<-Mem[$rs]. Además también guarda la dirección de la instrucción secuencial
siguiente al jmal en el registro $ra (el $31). Esta instrucción tiene formato R. En los
campos rt, rd y desplazamiento se codifican ceros y en el campo función se codifica el valor
de la función específico para esta instrucción.

c.operación=0 rs rt=0 rd=0 desplazamiento función

La implementación diseñada debe minimizar los cambios en la ruta de datos. Se deben

utilizar las figuras que se muestran a continuación para añadir las modificaciones que sean
necesarias en:
a) El camino de datos.
b) La unidad de control. ¿Cuántos ciclos tarda en ejecutarse la instrucción?
Fundamentos de los Computadores 18 de julio de 2012
Convocatoria Extraordinaria – Examen de prácticas

NOMBRE:________________________________________________CALIFICACIÓN:_______

1a 1b 1c 1d 1e 1f 2a 2b 2c

Puntuación 0.5 0.5 0.5 0.75 1 0.75 2 2 2

Calificación

1. Dadas las figuras adjuntas de la ruta de datos y el control (especificado como una MEF) del
multiplicador de la práctica 5 y el cronograma de una simulación, responde a las siguientes
preguntas:

a) ¿Cuál es la semejanza entre las señales LDP y RSP?

b) ¿Qué valor tiene el bus de la entrada superior del ADD8 en t=110ns?
c) ¿Qué operación está realizando el elemento ADD8 en ese instante de tiempo?
d) ¿En qué instante de tiempo pasa ese resultado al registro? ¿Qué señal controla esta
acción?
e) Rellena el valor de las señal $I1.Q (de 2 bits=Q1Q0) que indican en qué estado se
encuentra la unidad de control en cada instante de tiempo.
f) Si comienzo a simular en t=0 y simulo ciclo a ciclo de reloj, ¿cómo sé cuándo debo
parar de simular pues la simulación está terminada? ¿Qué me lo indica? ¿En qué
instante de tiempo ocurre esto para la simulación adjunta? ¿cuántos ciclos de
ejecución han sido necesarios para la simulación adjunta?
2. La figura que se adjunta muestra un intervalo de la simulación del procesador
implementado en la práctica 6 de la asignatura con la herramienta de diseño Xilinx. Se
adjuntan también la ruta de datos y la unidad de control (especificada como MEF) del
procesador multiciclo y un resumen del formato de las instrucciones. Contesta a las
siguientes cuestiones:

a) Indica los instantes de tiempo en los cuales comienza y termina la ejecución de las
instrucciones que se ven en la simulación de la figura adjunta, así como las
direcciones de memoria donde se encuentran estas instrucciones.
b) Indica en qué registros (del banco de registros) escriben en su caso las
instrucciones que se ven en la simulación de la figura adjunta.
c) Especifica en lenguaje máquina y lenguaje ensamblador cuáles son las instrucciones
que se ven en la simulación de la figura adjunta.
CUADRO RESUMEN DEL FORMATO DE LAS INSTRUCCIONES
Y CÓDIGOS DE OPERACIÓN DEL MIPS

slti Rt, Rs, Inm 0xa Rs Rt Inmediato Inicializa si menor que

jal dest 0x3 Destino Bifurca y enlaza subrutina