See discussions, stats, and author profiles for this publication at: https://www.researchgate.

net/publication/274370958

PROTOTIPADO RÁPIDO PARA APLICACIONES SOBRE FPGAs DE XILINX

Conference Paper · March 2010

CITATION READS
1 477

3 authors, including:

Bárbaro Maykel Miguel Enrique Iglesias Martínez

University of Pinar del Rio "Hnos Saíz Montes de Oca" University of Pinar del Rio "Hnos Saíz Montes de Oca"
15 PUBLICATIONS   2 CITATIONS    28 PUBLICATIONS   53 CITATIONS   

SEE PROFILE SEE PROFILE

Some of the authors of this publication are also working on these related projects:

Anomalous effects on decay rates measurements View project

All content following this page was uploaded by Bárbaro Maykel on 01 April 2015.

The user has requested enhancement of the downloaded file.

 PROTOTIPADO RÁPIDO PARA APLICACIONES SOBRE FPGAs DE XILINX
Work Shop
2010
Dr. Wilfredo Falcón Urquiaga, Ing.Bárbaro M. Lopez Portilla, Ing. Miguel Iglesias Martínez
Resumen ⎯ El diseño actual de sistemas digitales usando
tecnologías de hardware reconfigurables exige del reuso
para poder garantizar soluciones racionales y en tiempos
razonables. Como resultado fundamental de esta
investigación se tiene el diseño en VHDL de un conjunto de
controladores que pueden ser embebidos en FPGAs para
comunicar el sistema diseñado con los periféricos más
comunes de un kit de desarrollo, y una metodología para el
reuso de estos módulos. Los controladores implementados
son: VGA, PS2-Mouse, PS2-Teclado, LCD, RS232 TX y
RS232 RX. Este conjunto de controladores son de gran uso
en múltiples aplicaciones y serán nuevos módulos que se
incorporarán como una nueva biblioteca de la herramienta
de desarrollo de Xilinx, junto a otras aplicaciones ya
creadas en el Departamento de Telecomunicaciones y
Electrónica de la Universidad de Pinar del Río, que
permiten el prototipado rápido de aplicaciones sobre
FPGAs.
Palabras Claves ⎯ FPGAs, Reuso, Periféricos, Xilinx
INTRODUCCIÓN
La industria electrónica ha impulsado considerablemente el
desarrollo de los sistemas digitales basados en FPGAs,
debido fundamentalmente a su versatilidad, a sus altas
capacidades de integración, bajo coste y una arquitectura
flexible con posibilidades de implementaciones paralelas [1],
[2]. Cada día son más complejos los diseños que pueden ser
empotrados en estos dispositivos y por ello el diseño para el
reuso se ha convertido en una práctica habitual en los
últimos años.
Desde su surgimiento, el mercado de los FPGAs se ha
colocado en un estado donde hay dos grandes productores
que lo lideran, ellos son: Xilinx y Altera. Por otra parte,
aprovechando la disponibilidad de herramientas software, de
hardware cada vez más potentes y asequibles y los adelantos
en las tecnologías de fabricación de los circuitos integrados,
los HDLs (Lenguajes de Descripción de Hardware) logran
imponerse como herramientas imprescindibles en el
desarrollo de nuevos sistemas, fundamentalmente Verilog y
VHDL que se han estandarizado. Aparejado al desarrollo de
los circuitos FPGAs ha estado la evolución de Kit de
desarrollos que facilitan el trabajo de implementación y
verificación así como la enseñanza de estas materias.
Considerando como elementos importantes en el diseño de
un sistema digital con FPGAs la recepción de datos
proveniente de periféricos externos y su procesamiento, así
como la visualización correcta de información, y
considerando además que para cualquier aplicación diseñada
para un Kit de desarrollo, primero se deben obtener los
módulos de control de señales de entrada y salida para los
periféricos del Kit, con lo cual se pierde un tiempo en el
diseño de la aplicación, se propuso como uno de los
objetivos de este trabajo obtener varios cores de
controladores para periféricos que casi siempre están
presentes en los kit de desarrollo, y que a su vez sean cores
independientes de la tecnología de FPGA [1].
Haciendo uso del lenguaje VHDL y del Kit de Desarrollo
Spartan-3E de Xilinx se han implementado y verificado los
siguientes controladores de periféricos: Controlador para
Teclado PS/2, Controlador para Mouse PS/2, Controlador
VGA, Controlador para LCD y Controlador para
Comunicación RS-232. Estos controladores se han
encapsulado en una librería que es usada en el flujo de
diseño de FPGAs de Xilinx permitiendo un prototipado
rápido de aplicaciones. En pocas horas, tanto el estudiante
como un investigador, puede tener su prototipo funcionando
correctamente sin perder tiempo en el diseño del
controlador. El prototipado rápido es especialmente útil
dentro del campo docente y en los diseños complejos que
requieran de rapidez en su implementación. Las
características propias de las FPGAs las hacen muy
interesantes para realizar esta actividad [3],[4].
DESARROLLO
A continuación se presentarán los resultados de la
implementación de diferentes controladores, y el desarrollo
de un mini-procesador de texto con interfaz gráfica como
aplicación que permite mostrar una metodología de
prototipado rápido.
Controlador para Teclado PS/2
Un teclado estándar PS/2 para PC es un dispositivo que se
encarga del rastreo de teclas, de evitar los rebotes y de
trasmitir, mediante una trama perfectamente establecida, los
resultados de las manipulaciones sobre sus teclas. A cada
una de las teclas se le asigna un código de uno o dos bytes,
llamado código de Rastreo de Teclado o código SCAN.
Estos códigos son los que se trasmiten para indicar que se
esta pulsando una tecla determinada. El teclado PS/2 se
comunica mediante un protocolo serie síncrono, por lo que
utiliza una señal de reloj que indica cuando el dato esta
disponible. Esta señal de reloj tiene un periodo comprendido
entre 80 us y 100 us. Mientras no se oprima ninguna tecla
ambas señales datos y reloj están a un nivel alto. En la
Figura 1 se muestra un diagrama de las señales PS2 para
Teclado.
La trama completa se compone de 11 bits. El primer bit es
de inicio y siempre es “0”, a continuación están los 8 bits del
dato a trasmitir (código SCAN) enviándose primero el
menos significativo, el décimo es el bit de paridad y por
último el bit de parada que siempre es “1” lógico. El
protocolo de comunicación para el Teclado PS/2 es
bidireccional, pero el core diseñado solo se ocupa de
controlar la información que viaja desde el teclado hacia el
FPGA.
FIGURA. 1
En la Figura 2 se muestra el esquema modular del
controlador para el Teclado PS/2 realizado en VHDL y en la
Tabla I se muestran los recursos ocupados por este módulo
dentro del FPGA.
FIGURA. 2
Controlador para Mouse PS/2
El protocolo de transmisión del Mouse es idéntico al descrito
para el Teclado. Internamente el mouse contiene un
mecanismo de detección de movimientos en los ejes, y un
microcontrolador que posee internamente envía los datos de
movimientos y los eventos relacionados con la pulsación de
las teclas. El controlador creado envía un comando de
inicialización (F4) para que el mouse funcione normalmente.
El mouse envía al sistema paquetes de tres bytes que
contienen información sobre el movimiento y el estado de
los botones. Ver Figura 3. En el primer byte se envía el
estado de los botones, en el segundo byte su ubicación en
coordenadas cartesianas con respecto al eje X y el tercer
byte su ubicación con respecto al eje Y. Estos datos de
ubicación se envían en complemento a 2 para poder tener en
cuenta los semi-ejes negativos. La señal de reloj que se
encarga de sincronizar estos datos tiene la misma frecuencia
que la usada en el controlador de teclado. A continuación se
muestra un diagrama que describe el proceso de envio de los
datos PS2 para Mouse.
FIGURA. 3

En la Figura 4 se muestra el esquema modular del

La entrada CLOCK_50MHz es la señal que se obtiene del
oscilador del Kit de Desarrollo utilizado. Las entradas
CLOCK_PS2 y DATA_PS2 son las que se conectan
directamente con el conector PS/2, mientras que la entrada
RESET_L tiene la función de resetear el modulo de manera
asíncrona. En la salida de 8 bits llamada COD_SCAN se
representa el código SCAN correspondiente a la tecla
oprimida, este código será valido mientras la salida
SCAN_OK esté en estado alto.
controlador para el mouse, que fue descrito en VHDL y en la
Tabla II se muestran los recursos ocupados por este módulo
dentro del FPGA. En las salidas WORD_1, WORD_2 y
WORD_3 se muestran los tres byte que fueron transmitidos
desde el mouse. El dato en estas salidas es válido si la salida
DATA_RECEIVED está activa. Los puertos CLOCK_PS2 y
DATA_PS2 son los que se conectan directamente al
conector PS/2, en este caso ambos son bidireccionales
debido al comando que debe recibir inicialmente el mouse.
Este módulo cuenta también con una entrada de reseteo
asíncrona y con una entrada de reloj.

TABLA I FIGURA. 4
Number of Slice 24 out of 4656 0%

Number of Slice Flip Flop 31 out of 9312 0%

Number of 4 input LUTs 19 out of 9112 0%

Number of bonded IOBs 14 out of 232 6%

Number of GCLKs 2 out of 24 8%
 TABLA II
Number of Slice 50 out of 4656 1%
Number of Slice Flip Flop 80 out of 9312 0%
Number of 4 input LUTs 41 out of 9112 0%
Number of bonded IOBs 29 out of 232 12%
Number of GCLKs 2 out of 24 8%
Controlador VGA
La norma VGA representa una resolución para cualquier
monitor de 640*480 píxel. Las señales de video VGA son 5,
de las cuales 2 son señales con niveles de voltaje TTL, y las
otras 3 están asociadas al color. Las señales TTL son
utilizadas para controlar el sincronismo de la señal de video,
una es la encargada del sincronismo vertical y la otra es la
encargada del sincronismo horizontal. Los haces recorren la
pantalla empezando por la esquina superior izquierda desde
el punto de vista frontal del monitor. Para generar el cambio
de línea y de pantalla el controlador VGA debe generar las
señales de sincronismo.
Las tres señales asociadas al color tienen niveles de voltaje
entre 0V y 0.7V. Estos niveles de voltaje son utilizados para
controlar la intensidad del color. Las señales de color están
asociadas a los colores Rojo, Verde y Azul (colores RGB).
A partir de la ponderación de estas señales se puede generar
toda la gama de colores. En la Figura 5 se muestra el
controlador que ha sido implementado en VHDL para
generar la norma VGA propia de monitores para PC, y en la
Tabla III se muestran los recursos ocupados por este módulo
dentro del FPGA.
FIGURA. 5
Las entradas RED, GREEN y BLUE son las que indican que
color va a tener un determinado píxel en la pantalla, teniendo
encuentra que en este caso la mayor cantidad de colores
diferentes es de 8. Para tener el control exacto de la posición
de cada píxel en pantalla se usan las señales
PIXEL_COLUMN y PIXEL_ROW, las cuales internamente
en el módulo están relacionadas con las señales de
sincronismo.
TABLA III
Number of Slice 37out of 4656 0%
Number of Slice Flip Flop 30 out of 9312 0%
Number of 4 input LUTs 68 out of 9112 0%
Number of bonded IOBs 9 out of 232 3
Number of GCLKs 2 out of 24 8%
Controlador LCD
El LCD ha controlar, en el caso del Kit de desarrollo Spartan
3E de Xilinx, esta constituido por dos líneas de 16
caracteres, y dispone de una matriz de 7x5 puntos para
representar cada carácter. En total se pueden representar 256
caracteres diferentes los cuales están grabados dentro del
LCD en una memoria ROM.
El bus de datos del display es un bus multiplexado de 4 bits,
siendo una opción muy útil para ahorrar bits en el sistema de
control. Se ahorran bits pero aumenta la complejidad del
controlador, que tiene que multiplexar y demultiplexar los
datos. La transferencia de información se realiza de la
siguiente manera: primero los 4 bits mas significativos y
luego los 4 menos significativos. El bus de control esta
formado por 3 señales: RS, RW y EN. La señal EN es la
encargada de validar los datos. Cuando no se utiliza el
display esta señal debe permanecer a nivel bajo. La señal
RW permite seleccionar si la operación que se va a realizar
sobre el display es una lectura (RW=1) o escritura (RW=0).
De esta forma en muchos diseños es muy común encontrar
el LCD configurado en modo escritura de manera fija. Con
RS se selecciona el registro interno del display sobre el que
se va a leer o escribir, estos registros son el de control y el de
datos.
Para poder representar caracteres en el LCD y configurar el
texto se hace necesario enviar una secuencia de comandos
que se puede resumir en tres etapas fundamentales:
inicialización, configuración y visualización. En la Figura 6
se muestra el módulo que funciona como controlador para
este LCD, el cual se encarga de inicializar y configurar el
display, dejándole así al usuario la etapa de visualización
que consiste en colocar el dato en la entrada COD_ASCI
correspondiente al carácter que se desea visualizar de
manera sincronizada con una señal de 40 Hz (ENT).
 FIGURA. 6
La salida DISPONIBLE es la encargada de indicar con un
nivel alto que el LCD esta listo para visualizar el mensaje, o
sea, han concluido las etapas de inicialización y
configuración. La entrada COD_ASCI es donde se coloca el
código ASCI en hexadecimal de la letra que se desea
representar. La entrada ENT indica al controlador, con un
flanco de subida, cuando puede aceptar el dato.
En la siguiente Tabla se muestran los recursos ocupados por
este módulo dentro del FPGA.
TABLA IV
Number of Slice 310 out of 4656 6%
Number of Slice Flip Flop 46 out of 9312 0%
Number of 4 input LUTs 594 out of 9112 6%
Number of bonded IOBs 19 out of 232 8%
Number of GCLKs 1 out of 24 4%
Controlador para comunicación RS232 (Tx y Rx)
Existen dos tipos de comunicación serie, la sincrónica y la
asíncrona. En la comunicación serial síncrona se necesitan
dos líneas, una sobre la cual se trasmitirán los datos y otra de
sincronismo o reloj que indicará cuando un dato es válido.
Ejemplo de este tipo de comunicación son los protocolos:
I2C y SPI. En el caso de la norma RS232 se utiliza una
comunicación asíncrona que es de fácil implementación. En
este tipo de comunicación no son necesarios los pulsos de
reloj y la duración de cada bit esta determinada por la
velocidad con la cual se realiza la transferencia de datos.
Para iniciar la transmisión de datos, el trasmisor coloca esa
línea en bajo durante un determinado tiempo, a lo cual se le
conoce como bit de arranque y a continuación comienza a
trasmitir los bits correspondientes al dato, iniciando siempre
por el bit menos significativo (LSB). Por último se termina
la secuencia con el bit de parada que es un nivel alto. Existe
un décimo bit que se puede o no utilizar en dependencia de
los requerimientos del diseño. Normalmente cuando no se
realiza ninguna transferencia de datos, la línea del trasmisor
se encuentra en estado alto. En la Figura 7 se muestra un
ejemplo de transmisión de un dato de forma asíncrona.
FIGURA. 7
Las Figuras 8 y 9 muestran los esquemas RTL que permiten
la recepción y transmisión respectivamente de datos. Los
recursos ocupados por estos módulo dentro del FPGA son
mínimos. El módulo receptor coloca el dato recibido por
SERIAL_IN en la salida RX_OUT de forma paralela e
indica dato válido colocando a nivel alto la salida LOAD.
FIGURA. 8
FIGURA. 9
En el caso del módulo trasmisor envía los datos que se
encuentran en forma paralela en la entrada TX_IN a través
de la salida SERIAL_OUT, colocando un nivel alto en la
salida SERIAL_OK cuando se haya realizado la transmisión
de un dato completo. El proceso de transmisión comienza
cuando LOAD detecta un pulso a nivel bajo.
APLICACIÓN: Miniprocesador de texto con interfaz
gráfica
Una vez creada la librería de módulos IPs se puede hacer uso
de cualquiera de ellos en el diseño deseado, bastaría
solamente con declarar correctamente dicha librería (Library
NombreLibrary;) y entonces se podría usar de la misma
forma que otras ya definidas en el ISE (use
NombreLibrary.NombrePaquete.all;).
El diseñador no necesitaría conocer el código VHDL de
dichos módulos, sin embargo es de vital importancia que
conozca la funcionalidad de todos los puertos de entrada y
salida. A continuación se describirá una aplicación donde se
 utilizan algunos de los IPs que se encuentran dentro de la
librería creada, mostrando la metodología de prototipado y el
correcto funcionamiento del diseño.
La aplicación consiste en un miniprocesador de texto con
interfaz gráfica, donde las acciones que se realicen en el
teclado, y los movimientos o acciones del mouse, serán
reflejadas en el monitor, siendo el FPGA, con los módulos
de control embebidos, quien controla todo este proceso.
Como se muestra en la Figura 10 se utilizan para este diseño
los controladores de teclado, mouse y monitor. El módulo
que se encuentra en el centro de la figura sería el único a
implementar y se ocupa de procesar la información de los
periféricos de entrada y entregar las salidas correspondientes
de la norma VGA para su visualización en el monitor. Este
módulo está formado entre otras cosas por una memoria
ROM que posee todos los caracteres y una memoria RAM
que guarda los caracteres escritos en el monitor.
FIGURA. 10
En la Figura 11 se muestra una imagen de la aplicación
funcionando. Se puede notar la presencia solamente de un
mouse, un teclado un monitor y el Kit de Desarrollo Spartan-
3E. Entre el Kit y el mouse se puede notar la presencia de
una pequeña placa que fue necesario implementar, debido a
que el Kit solamente posee un puerto PS2.
FIGURA. 11
En la siguiente Tabla se muestra los recursos ocupados por
esta aplicación dentro del FPGA.
View publication stats
TABLA V
Number of Slice 3385 out of 4656 72%
Number of Slice Flip Flop 2974 out of 9312 31%
Number of 4 input LUTs 5010 out of 9112 53%
Number of bonded IOBs 14 out of 232 6%
Number of GCLKs 5 out of 24 20%
CONCLUSIONES
El desarrollo del presente trabajo permitió diseñar e
implementar un conjunto de controladores para periféricos
que comúnmente pueden conectarse a un Kit con FPGAs.
Este conjunto de cores obtenidos, junto a otros módulos ya
implementados con anterioridad, y con el uso de la
metodología descrita, permiten el prototipado rápido de
aplicaciones sobre tecnologías de FPGAs. Para explotar
eficientemente las tecnologías ASICs y de FPGAs actuales,
y desarrollar de forma económica proyectos robustos, es
imprescindible la reutilización de módulos ya creados.
AGRADECIMIENTOS
Al Ministerio de Educación Superior, a la Agencia Española
de Cooperación Internacional para el Desarrollo, a la
Universidad de Alcalá de Henares y a la Universidad de
Pinar del Río por el financiamiento brindado para la
adquisición de Kit de Desarrollos, para la capacitación de
profesores y el desarrollo de proyectos de investigación.
REFERENCIAS BIBLIOGRÁFICAS
[1] López B. M. e Iglesias M. E., “Implementación de controladores para
periféricos del Kit de Desarrollo Spartan-3E de Xilinx”, Tesis de
Grado, Departamento de Telecomunicaciones y Electrónica,
Universidad de Pinar del Río, 2008.
[2] Falcón W., “Optimización de Diseños sobre FPGAs e Implementación
Paralela del Decodificador para LPDC”, Tesis de Doctorado. Escuela
Politécnica Superior de la Universidad de Mondragón, 2004.
[3] Kission P., Jerraya A., Moussa I., “Hardware Reuse”, Workshop on
Libraries, Component Modelling, and Quality Assurance, Toledo,
April 1997.
[4] Jiménez F.J., Gadea R., Colom R.J., Martínez M., Ballester F.J. y
Toledo J.F., “Diseño para el reuso: metodología basada en VHDL y
validación mediante implementacion en FPGAs”. Ponencia de la
XXVI Reunión Bienal R.S.E.F. 1997.