Documentos de Académico
Documentos de Profesional
Documentos de Cultura
LABORATORIO #2-2
Juan Pablo Torres Contreras, U00121921
Catalina Aparicio Niño, U00122414
LATCH, FLIP FLOP Y TEMPORIZADOR 555
INTRODUCCIÓN
Esta práctica recoge los fundamentos de la
lógica secuencial, donde se tocarán los
dispositivos biestables: los cuales se dividen
en los flip-flops y los latches. Sus dos estados
estables son los llamados SET (activación) y
RESET (desactivación) en los que se pueden
mantener indefinidamente, lo que les hace
muy útiles como dispositivos de
almacenamiento. Figure 1.Latch S-R (SET-RESET)
División de frecuencia.
Aplicaciones de los flip-flops.
Otra de las aplicaciones de un flip-flop
Almacenamiento de datos paralelo. es la división (reducción) de
frecuencia de una señal periódica.
Uno de los requisitos más comunes de los Cuando se aplica un tren de impulsos
sistemas digitales consiste en almacenar a la entrada de reloj de un flip-flop J-K
de forma simultánea una serie de bits de conectado en modo de basculación (J
datos, procedentes de varias líneas = K = 1), la salida Q es una señal
paralelas, en un grupo de flip-flops. Este cuadrada que tiene una frecuencia
proceso se ilustra en la Figura (a), igual a la mitad de la que tiene la señal
utilizando cuatro flip-flops. Cada una de de reloj. Por tanto, se puede utilizar un
las cuatro líneas paralelas de datos se único flip-flop como un divisor por 2,
conecta a la entrada D de un flip-flop. Las como muestra la Figura 7.37. Como
entradas de reloj de los flip-flops se puede verse, el flip-flop cambia de
conectan juntas, de forma que los flip- estado en cada flanco de disparo del
flops son disparados mediante el mismo impulso de reloj (flancos positivos en
impulso del reloj. En este ejemplo, se este caso). Esto da lugar a una salida
utilizan flip-flops disparados por flanco que varía a la frecuencia mitad de la
positivo, por lo que los datos de las señal de reloj.
entradas D se almacenan simultáneamente
en los flip-flops con el flanco positivo de
reloj, como se indica en el diagrama de
tiempos de la Figura (b). Además, las
entradas de puesta a cero asíncronas (R) se
conectan a una línea común, que
inicialmente pone a cero a todos los flip-
flops.
Figure 3.Grupo de flips-flops para almacenamiento Figure 4.Flip-Flop como un divisor por 2
(frecuencia)
Contadores.
Otra de las aplicaciones importantes
de los flip-flops son los contadores
digitales. El concepto se ilustra en la
Figura siguiente. Los flip-flops son de
tipo J-K disparados por flanco
negativo. Ambos flip-flops se
encuentran inicialmente en estado
RESET. El flip-flop A bascula en las
transiciones negativas de cada impulso
de reloj. La salida Q del flip-flop A
dispara el flip-flop B, de manera que
siempre que QA realiza una transición
de nivel ALTO a nivel BAJO, el flip-
flop B bascula. Las señales resultantes
QA y QB se muestran en la figura.
LABORATORIO ELÉCTRONICA DIGITAL
Practica 8: Latch, Flip Flop y Temporizador 555
DESARROLLO DE LA PRACTICA
1. Latch
Figure 5.Flips-Flops como contadores digitales.
a. Implementar un circuito que
permita verificar la tabla de
Temporizador 555 verdad del Latch R-S usando la
configuración básica.
El temporizador 555 es un circuito integrado
de 8 terminales que se utiliza para la
generación de intervalos de tiempo. A pesar de
que se utiliza principalmente como
temporizador para activar o desactivar algún
circuito o componente electrónico, también lo
podemos utilizar como generador de pulsos,
multivibrador, alarma, interruptor digital, entre
otras aplicaciones más específicas.
Figure 8.Tabla de verdad.
Simulación:
Simulación:
Simulación:
b. Utilizando un Flip Flop JK,
implemente un circuito en proteus b. Verificar el funcionamiento del
que permita verificar los temporizador 555 como
diagramas de tiempo que se multivibrador aestable, usando la
muestran a continuación. Utilice siguiente configuración. Utilizar
un osciloscopio para verificar la un led de salida y obtener la señal
señal de salida Q con el osciloscopio.
Realice pruebas para varios valores de
R1, R2 y C1, para valores diferentes
de 𝑡𝐻 y 𝑡𝐿.
LABORATORIO ELÉCTRONICA DIGITAL
Practica 8: Latch, Flip Flop y Temporizador 555
Determine
valores de R1, R2 y C1 para que
Figure 13.Terminales en el
temporizador para simulación
período T, sea de 30 ms.
𝑡𝐻 = 0,7(𝑅1 +𝑅2)𝐶1
𝑡𝐿 = 0,7𝑅2𝐶1
𝑇 = 𝑡𝐻 +𝑡𝐿 = 0,7(𝑅1 +𝑅2)𝐶1+0,7𝑅2𝐶1
Simulación:
REFERENCIAS
Carrod eléctronica. (n.d.). Carrod eléctronica. From Carrod eléctronica:
https://www.carrod.mx/products/ci-ttl-decodificador-y-controlador-bcd-a-siete-segmentos-
con-salidas-de
Circuitos Digitales . (2015, Noviembre 14). Circuitos Digitales . From Circuitos Digitales :
https://yoscarlenovo.wixsite.com/circuitos-digitales/single-post/2015/11/14/LATCHES-
FLIPFLOPS-Y-TEMPORIZADORES
Dualtronica. (2020). Dualtronica. From Dualtronica: https://dualtronica.com/circuitos-
integrados/160-decodificador-demultiplexor-74ls138.html
Floyd, T. L. (2006). Fundamentos de sistemas digtales . Madrid : PEARSON EDUCACIÓN
S.A.
Ingeniería Mecafenix. (2017, Marzo 25). Ingeniería Mecafenix. From Ingeniería Mecafenix:
https://www.ingmecafenix.com/electronica/temporizador-555/
Wikipedia. (2020, marzo 5). Wikipedia. From https://es.wikipedia.org/wiki/Multiplexor
Wikipedia. (n.d.). Wikipedia. From Wikipedia: https://es.wikipedia.org/wiki/Demultiplexor