Documentos de Académico
Documentos de Profesional
Documentos de Cultura
NRC: 5170
INFORME DE PRÁCTICA DE
LABORATORIO
Tema:
Diseño de amplificadores en la configuración de fuente común
No. 3.1
Profesor: Ing. Carlos Ponce
INTEGRANTES
Angel Damian Vega
Sangolquí
UNIDAD N° 3
INFORME N° 3.2
Tema:
DISEÑO DE AMPLIFICADORES EN LA CONFIGURACION DE FUENTE COMÚN
1. Objetivos
PRINCIPAL
APLICACIÓN USOS
VENTAJA
Amplificadores de cc,
Troceado Ausencia de deriva sistemas de control de
dirección
Amplificadores
Resistor variable por operacionales, órganos
Se controla por voltaje
voltaje electrónicos, controlas de
tono
Amplificador de baja Capacidad pequeña de Audífonos para sordera,
frecuencia acoplamiento transductores inductivos
Mínima variación de Generadores de frecuencia
Oscilador
frecuencia patrón, receptores
Integración en gran escala,
Circuito MOS digital Pequeño tamaño
computadores, memorias
Aislador o separador Impedancia de entrada Uso general, equipo de
(buffer) alta y de salida baja medida, receptores
Sintonizadores de FM, equipo
Amplificador de RF Bajo ruido
para comunicaciones
Receptores de FM y
Baja distorsión de
Mezclador TV,equipos para
intermodulación
comunicaciones
Facilidad para controlar Receptores, generadores de
Amplificador con CAG
ganancia señales
4. Procedimiento
4.1 Identifique los terminales del JFET.
Realizando los pasos explicados en el literal 3.1 identificamos el lugar o posición de cada
uno de los terminales.
4.2 Arme el circuito amplificador en la configuración Fuente Común.
RD
4.7kΩ V_cc
RG1
CD 25V
2.2MΩ
10µF
CG Q1 RL
2SK30ATM 56kΩ
10µF
Vin RG2
3Vpk 150kΩ
60Hz
0° RS
2kΩ
Obtenemos los valores de IDss y VGSoff también podemos obtener estos valores de la
gráfica ID vs. VGSoff.
𝑅𝐺2
𝑉𝐺 = (𝑉 )
𝑅𝐺1 + 𝑅𝐺2 𝐷𝐷
150𝑘(25)
𝑽𝑮 = = 1,596 [𝑉]
2,2𝑀 + 150𝑘
-Primero hallamos 𝐼𝐺 , mismo que será igual a cero ya que se encuentra en P.I.
𝑰𝑮 = 0 [𝐴] 𝑃. 𝐼
1,596 − 𝑉𝐺𝑆
𝐼𝐷 = (1)
2𝑘
-De la ecuación de Shockley tenemos:
2
𝑉𝐺𝑆
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝐺𝑆𝑂𝐹𝐹
2
−3
𝑉𝐺𝑆
𝐼𝐷 = 2,8𝑥10 (1 − ) (2)
−1,8[𝑉]
-Para hallar el valor de 𝑉𝐺𝑆 y 𝐼𝐷 se procederá a graficar mediante la característica de
transferencia y la recta de carga. Siendo este el método gráfico.
𝑰𝑮 𝑰𝑫 𝑰𝑺 𝑽𝑮 𝑽𝑺 𝑽𝑫 𝑽𝑫𝑺
0 1,13mA 1,13mA 1,6 V 2.26V 19,7 V 17,44 V
𝜕𝐼𝐷
𝑔𝑚 =
𝜕𝑉𝐺𝑆
Según la ecuación de Shockley tenemos:
2
𝑉𝐺𝑆
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝐺𝑆𝑂𝐹𝐹
Derivando 𝐼𝐷 respecto a Vgs obtenemos:
𝜕 𝑉𝐺𝑆 2
𝑔𝑚 = [𝐼 (1 − ) ]
𝜕𝑉𝐺𝑆 𝐷𝑆𝑆 𝑉𝐺𝑆𝑂𝐹𝐹
2𝐼𝐷𝑆𝑆 𝑉𝐺𝑆
𝑔𝑚 = (1 − )
|𝑉 𝐺𝑆𝑂𝐹𝐹 | 𝑉 𝐺𝑆𝑂𝐹𝐹
2𝐼𝐷𝑆𝑆
𝑔𝑚𝑜 =
|𝑉 𝐺𝑆𝑂𝐹𝐹 |
𝑉𝐺𝑆
𝑔𝑚 = 𝑔𝑚𝑜 (1 − )
𝑉 𝐺𝑆𝑂𝐹𝐹
𝒈𝒎 = 𝟏, 𝟎𝟗 [𝒎𝑺]
1
𝑟𝑑 =
𝑌𝐷𝑆
𝑌𝐷𝑆 ≈ 0[𝑚𝑆]
1
𝑟𝑑 = = ∞[𝑜ℎ𝑚𝑠]
0
𝑣0
𝐴𝑣 =
𝑣𝑖𝑛
𝑣𝑖𝑛 = 𝑉𝐺𝑆 + 𝑖𝑑 . 𝑅𝑆
𝑖𝑑 = 𝑔𝑚. 𝑉𝐺𝑆 + 𝑖
𝑉𝑟𝑑
𝑖=
𝑟𝑑
𝑣0 = 𝑉𝑟𝑑 + 𝑖𝑠 . 𝑅𝑠
𝑉𝑟𝑑 = 𝑣0 − 𝑖𝑑 . 𝑅𝑠 (2)
𝑣0 − 𝑖𝑑 . 𝑅𝑠
𝑖𝑑 = 𝑔𝑚 𝑉𝐺𝑆 + (3)
𝑟𝑑
𝑅𝐷 ||𝑅𝐿 𝑅𝑠
𝑖𝑑 (1 + + ) = 𝑔𝑚𝑉𝐺𝑆
𝑟𝑑 𝑟𝑑
𝑅𝐷 ||𝑅𝐿 𝑅𝑠
𝑖𝑑 (1 + + ) = 𝑔𝑚𝑉𝐺𝑆
∞ ∞
𝑖𝑑 = 𝑔𝑚𝑉𝐺𝑆 (4)
𝑔𝑚 𝑣𝑔𝑠 (𝑅𝐷 ∥ 𝑅𝐿 )
−
(𝑅 ∥ 𝑅 ) 𝑅
(1 + 𝐷 𝑟 𝐿 + 𝑟 𝑠 )
𝑑 𝑑
𝑨𝑽 =
(𝑅𝐷 ∥ 𝑅𝐿 ) 𝑅𝑠
(1 + + 𝑟 ) 𝑣𝑔𝑠 + 𝑔𝑚 𝑣𝑔𝑠 𝑅𝑠
𝑟𝑑 𝑑
(𝑅𝐷 ∥ 𝑅𝐿 ) 𝑅𝑠
(1 + +𝑟 )
𝑟𝑑 𝑑
−𝑔𝑚 (𝑅𝐷 ∥ 𝑅𝐿 )
𝑨𝑽 =
(𝑅 ∥ 𝑅 ) 𝑅
(1 + 𝐷 𝑟 𝐿 + 𝑟 𝑠 ) + 𝑔𝑚 𝑅𝑠
𝑑 𝑑
−𝑔𝑚 (𝑅𝐷 ∥ 𝑅𝐿 )
𝑨𝑽 =
1 + 𝑔𝑚 𝑅𝑠
𝑣𝑖𝑛
𝑍𝑖𝑛 =
𝑖𝑛
(𝑅𝐺1 ||𝑅𝐺2 )𝑖𝑛
𝑍𝑖𝑛 =
𝑖𝑛
2,2𝑀 ∗ 150𝑘
𝑍𝑖𝑛 = = 148,98 [𝑘Ω]
2,2𝑀 + 150𝑘
𝑖0
𝐴𝐼 =
𝑖𝑛
𝑣0
𝑅
𝐴𝐼 = 𝑣 𝐿
𝑖𝑛
𝑍𝑖𝑛
𝑣0 . 𝑍𝑖𝑛
𝐴𝐼 =
𝑣𝑖𝑛 . 𝑅𝐿
𝑣
Sabiendo que 𝐴𝑣 = 𝑣 0 obtenemos:
𝑖𝑛
𝑍𝑖𝑛
𝐴𝐼 = 𝐴𝑣
𝑅𝐿
148,98[𝑘Ω]
𝐴𝐼 = 1,489 ( )
56[𝑘Ω]
𝑨𝑰 = 𝟑, 𝟗𝟔
𝑍𝑜 = 𝑅𝐷 ||𝑍0 ′
𝑣𝑜
𝑍𝑜 = |
𝑖𝑜 𝑣
𝑖𝑛 =0
𝑣𝑜
𝑍0′ =
𝑖𝑑
−𝑣𝑖𝑛 + 𝑉𝐺𝑆 + 𝑖𝑑 . 𝑅𝑠 = 0
𝑉𝐺𝑆 = −𝑖𝑑 . 𝑅𝑠
−𝑣𝑜 + 𝑉𝑟𝑑 + 𝑖𝑑 . 𝑅𝑠 = 0
𝑉𝑟𝑑 = 𝑣𝑜 − 𝑖𝑑 . 𝑅𝑠
𝑉𝑟𝑑
𝑖𝑑 = 𝑔𝑚 𝑉𝐺𝑆 +
𝑟𝑑
𝑣𝑜 − 𝑖𝑑 . 𝑅𝑠
𝑖𝑑 = 𝑔𝑚. 𝑉𝐺𝑆 +
𝑟𝑑
𝑣𝑜 𝑖𝑑 . 𝑅𝑠
𝑖𝑑 = 𝑔𝑚 (−𝑖𝑑 . 𝑅𝑠 ) + −
𝑟𝑑 𝑟𝑑
𝑅𝑆 𝑣𝑜
𝑖𝑑 (1 + 𝑔𝑚. 𝑅𝑆 + )=
𝑟𝑑 𝑟𝑑
Donde despejamos la variable 𝑖𝑑 :
𝑅𝑆 𝑣𝑜
𝑟𝑑 (1 + 𝑔𝑚. 𝑅𝑆 + )=
𝑟𝑑 𝑖𝑑
𝑅𝑆
𝑍𝑜 ′ = 𝑟𝑑 (1 + 𝑔𝑚. 𝑅𝑆 + )
𝑟𝑑
Sabiendo que el 𝑟𝑑 = ∞ obtenemos:
𝑍𝑜 ′ = ∞
𝑍𝑜 = 𝑅𝐷
𝑍𝑜 = 4,7 [𝑘𝛺]
Figure 7. Grafica de comparación y determinación de la ganancia de tensión para comprobar cambio de terminales
4.6 Realice el cuadro con los resultados obtenidos y compare con los calculados y
simulados.
Table III. Datos recolectados para el transistor en DC
𝑰𝑮 𝑰𝑫 𝑰𝑺 𝑽𝑮 𝑽𝑺 𝑽𝑫 𝑽𝑫𝑺
Calculado 0 1,13mA 1,13mA 1,6 V 2,26V 19,7 V 17,44 V
Simulado 0 1,13mA 1,13mA 1,6V 2,27V 19,7V 17,4V
𝑨𝑽 𝑨𝑰 𝒁𝒊𝒏 𝒁𝑶
Calculado -1.489 3,96 148.13[kΩ] 4,7[kΩ]
Simulado -1.6 4 148,13[kΩ] 4,7[kΩ]
5. Simulaciones
Simulación en DC
Simulación de las corrientes en el transistor
Simulación en AC
Simulación de la Ganancia de voltaje
Figure 10. Grafica de comparación y determinación de la ganancia de tensión
6. Resultados obtenidos
𝑰𝑮 𝑰𝑫 𝑰𝑺 𝑽𝑮 𝑽𝑺 𝑽𝑫 𝑽𝑫𝑺 𝑽𝑮𝑺
Calculado 0 1,13mA 1,13mA 1,6 V 2,26V 19,7 V 17,44 V -0,6V
Simulado 0 1,13mA 1,13mA 1,6V 2,27V 19,7V 17,4V -0,6V
Medido 0 0,99mA 0,99mA 1,6V 1,9V 20,6V 18,7V -0,3V
Erro% 0 12 12 0 15 4,5 7,4 -
𝑨𝑽 𝑨𝑰 𝒁𝒊𝒏 𝒁𝑶
Calculado -1.489 3,96 148.13[kΩ] 4,7[kΩ]
Simulado -1.6 4 148,13[kΩ] 4,7[kΩ]
Error% 7,4 1 0 0
7. Análisis de resultados
Realizando el respectivo análisis de resultados, observamos que las medidas de laboratorio y la
medidas teóricas son similares pero aun así existe un error considerable esto se debe al
funcionamiento del transistor JFET, ya que este es un poco mas complejo que el BJT estudiado
anteriormente y su curva de trabajo no es lineal, eso quiere decir que si alteramos una ínfima
parte de la alimentación el punto de operación cambia totalmente, con ellos podemos decir que
el error es justificable por ese motivo y que lo pudimos demostrar en esta práctica de laboratorio.
8. Conclusiones
• En esta practica se pudo comprender el funcionamiento del transistor JFET.
• También pudimos observar que el principio de no linealidad se cumple en el transistor
JFET y que por ende puede que en a practica al variar algo su punto de operación cambia.
• Se pudo observar que el Transistor JFET lo podemos trabajar como resistor, como
conmutador o como fuente de corriente que fue lo que hicimos en la práctica.
• Pudimos darnos cuenta de que la configuración del divisor de tensión para el transistor es
una de las mas estables ya que es muy difícil que varíen las corrientes y voltaje en la
práctica.
9. Recomendaciones
• Antes de realizar cualquier calculo pertinente al circuito planteado debemos consultar el
Datasheet del transistor, con ellos podemos obtener la corriente máxima del transistor y la
admitancia.
• Tomar muy en cuenta el valor de la admitancia del transistor ya que eso nos permitirá
encontrar la resistencia dinámica de este, la cual influye mucho en la impedancia de salida.
10. Bibliografía
[1] “Funcionamiento de los transistores,” Blogspot, 2013. [Online]. Available:
http://fucionamientodelostansistoresfet.blogspot.com/2013/10/transistores-fet-jfet-canal-n-
cuando.html. [Accessed: 10-Jul-2019].
[2] G. Pascual, “Comprobar transistores JFET con un TESTER,” Blogspot, 2014. [Online].
Available: http://deimoshackelectronica.blogspot.com/2014/10/comprobacion-de-
transistores-jfet.html. [Accessed: 10-Jul-2019].
[3] C. Mario, F. Miguel, G. Isael, and R. Jorge, “Determinación de parámetros del JFET,”
Matamoros, 2012.
[4] P. Angel, “TRANSISTOR FET,” Electrónica facil, 2014. [Online]. Available:
https://www.electronicafacil.net/tutoriales/TRANSISTOR-FET.html. [Accessed: 10-Jul-
2019].
11. Anexos