1) Para diseñar el receptor lo primero que se hace es identificar las entradas y salidas.

CLK: Reloj de 50MHz de la tarjeta Nexys 2.

IN_RX: Trama que se recibe por medio de la comunicación serial.
DATO: Vector que proporciona los 8 bits del dato que se ha recibido.

El receptor UART_RX recibe datos a 5200 baud con un formato 8, n, 1 (8 bits de dato, no
paridad, 1 bit de paro “stop bit”). La velocidad de recepción (“baud rate”) se puede generar
con el reloj de 50MHz.

Por medio de la señal IN_RX_ANT se obtiene información si se ha recibido un nuevo dato y

que el mismo se encuentre disponible. A partir del programa se observa que el dato recibido
sólo será válido a partir del aviso de la señal IN_RX_ANT y mientras que la señal RX_INICIO
se mantenga a ʹ0ʹ. Cuando la señal RX_INICIO se ponga a ʹ1ʹ el dato no será válido. Nunca
podrán estar simultáneamente a ʹ1ʹ las señales RX_INICIO y IN_RX_ANT.

La señal DATO_BUFFER proporciona los 8 bits del dato que se ha recibido. Este dato sólo
será válido desde que RX_INICIO valga ʹ1ʹ y mientras IN_RX_ANT sea ʹ0ʹ.
 2) Diagrama de tiempo al ingresar un pulso en la señal START.

Cuando el bit de paridad está deshabilitado, tasa de recepción de datos será:

(5200*(8/10))/8 =5200 bits/sec.

Diagrama de tiempo de salidas del receptor al terminar la recepción y el comienzo de una

nueva.

Simulación del programa del receptor implementado en la tarjeta Nexys 2.