Está en la página 1de 8

Universidad de Cuenca

Facultad de Ingeniería
Escuela de Ingeniería Electrónica
LABORATORIO DE ELECTRONICA DIGITAL

Informe 9: Circuitos Secuenciales-


Funcionamiento Básico de los Flip-Flops
Pedro David Pesantez Pesántez
E-mail: pedro.pesantezp@ucuenca.ec

Abstract- In this practice we learn the function of a flip flop, Flip Flop JK con un flip flop tipo D
many types of flip flops. We will know and develop some
skills in the state machine and present states. Para representar un flip-flop JK elaborado con un flip
flop tipo D representa la siguiente tabla de valores.
I. OBJETIVOS

Tabla 1: Tabla de verdad de un flip flop JK con un


Objetivo General:
flip flop tipo D
 Verificar el funcionamiento de Latches y Flip Flops.
Análisis de circuitos secuenciales. Entradas Salidas flip-flop Salida Z
J K q q+1 D
Objetivos Específicos: 0 0 0 0 0
0 0 1 1 1
 Verificar el funcionamiento de los circuitos
secuenciales llamados latches, capaces de memorizar 0 1 0 0 0
un evento de entrada. 0 1 1 0 0
1 0 0 1 1
 Presentar circuitos tipo flip-flop que requieren de una 1 0 1 1 1
señal de sincronismo adicional para la activación y 1 1 0 1 1
desactivación de su salida.
1 1 1 0 0

La función lógica es la siguiente:


II. SUSTENTO TEÓRICO
Simplificado obtenemos la siguiente expresión:
Presentar un procedimiento para obtener, a partir de
un FF D, los FF SR, JK, T. Deberá plantear las
correspondientes tablas de verdad, funciones lógicas
mínimas para las entradas J y K, y los circuitos
correspondientes.

Para el análisis de este flip flop se debe tomar en


cuenta la salida q y la salida q siguiente (q+1), con
esto se procede a elaborar una tabla de valores con el
flip flop necesario.

Ilustración 1: flip flop JK con un flip flop tipo D


0 0 0 0
Flip Flop SR con un flip flop tipo D
0 1 1 1
Tabla 2: Tabla de verdad de un flip flop SR con un 1 0 1 1
flip flop tipo D 1 1 0 0
Entradas Salidas flip-flop Salida Z
La función lógica es la siguiente:
S R q q+1 D
0 0 0 0 0
0 0 1 1 1
0 1 0 0 0
0 1 1 0 0
1 0 0 1 1
1 0 1 1 1
1 1 Invalido X
1 1 Invalido X

Simplificando con mapas k se obtiene

Tabla 3: Mapas k del flip flop SR con un flip flop tipo


D
Ilustración 3: flip flop T con un flip flop tipo D
S\Rq 0_0 0_1 11 10
0 0 1 0 0 Descripción del 7414
1 1 1 x x El integrado 7414 es un inversor con un disparador Schmitt.
Este si bien lo que hace es invertir el valor lógico de la
La función lógica es la siguiente: entrada. Añadiendo el disparador, este es un comparador con
el fin de permitir eliminar el ruido y reduciendo el nivel de
incertidumbre en los que no se puede determinar si es un uno
o cero.

III. MATERIALES

 Base de montaje (protoboard) o plataforma NI


ELVIS
 Fuente de alimentación
 Circuitos integrados: definirlos
 Resistencias de 330 Ω
 Condensador de 1 μF
 Cables de conexión 

Ilustración 2: Flip flop SR con un flip flop tipo D IV. PROCEDIMIENTO

Flip Flop T con un flip flop tipo D Montaje 1

Tabla 4: Tabla de verdad de un flip flop T con un flip Realizar el siguiente montaje que se indica
flop tipo D
 Construya la tabla de verdad correspondiente a
la salida Q del circuito
Entrada Salidas flip-flop Salida Z
T q q+1 D Tabla 5: Tabla de verdad de un flip flop JK
J K q Q=q+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

 Determine la ecuación lógica que caracteriza a la


salida Q del circuito

Con mapas K se obtiene la siguiente expresión lógica


Ilustración 5: Circuito a analizar
Tabla 6: Mapas k del flip flop JK
J\Kq 0_0 0_1 11 10
0 0 1 0 0
1 1 1 0 1

La ecuación lógica del circuito es:

 Describa el funcionamiento del circuito


integrado

El funcionamiento del circuito va a depender de las


Entradas de set y reset para que depende del reloj.
En caso de que tanto set y reset se encuentren en
estado 1 estará habilitado las entradas J K. En caso
de que ambas entradas set y reset tengan un estado
deferente de 1 estas se comportarán como un flip
flop tipo SR. Ilustración 6: flip flop T con un flip flop tipo D

Montaje 2
Emular en ELVIS el siguiente circuito, utilizar el
mismo generador de pulsos del primer circuito
para entrada de reloj. Realizar las siguientes
actividades:
a) Completar la siguiente tabla:
Tabla 7: Tabla de diagramas de estado
Ilustración 4: Tabla de verdad de flip flop JK 0Montaje
2 a)
x 0 0 1 1 0 0 1
A 0 1 0 1 1 1 0
B 0 1 0 1 0 0 0
C 0 0 1 1 0 0 0
D 0 0 0 1 1 0 0
Ilustración 7: Diagrama secuencial de Montaje 2
parte a

b) Para X=1 hallar el diagrama de estados que


describa el funcionamiento del circuito. Esto a
partir de la observación durante la emulación.
Tabla 8: Tabla de diagramas de estado Ilustración 9: Diagrama de estado de Montaje 2 parte
Montaje b
2 b)
x 1 1 1 1 1 1 1 1 c) Para X=0 hallar el diagrama de estados
A 0 1 0 1 0 0 1 0 Tabla 9: Tabla de diagramas de estado
B 0 1 0 1 0 1 1 0 Montaje
C 0 0 1 1 0 0 1 0 2 c)
D 0 0 0 1 1 0 0 1 x 0 0 0 0 0 0
A 0 1 1 1 1 1
B 0 1 0 0 0 0
C 0 0 1 1 1 1
D 0 0 0 1 1 1

Ilustración 8: Diagrama secuencial de Montaje 2


parte b

Ilustración 10: Diagrama de estado de Montaje 2


parte c
A 0 1 0 1 0 1 0 1
B 0 0 1 1 0 0 1 1
C 0 0 0 0 1 1 1 1
D 0 0 0 0 0 0 0 0
Total 0 8 4 12 2 10 6 14

Ilustración 11: Diagrama secuencial de Montaje 2


parte c

Ilustración 14: Diagrama secuencial de Montaje 3


parte a

Ilustración 12: Circuito a analizar

Ilustración 13: Circuito del Montaje 2

Montaje 3
Emular en ELVIS el siguiente circuito, utilizar el
mismo generador de pulsos del primer circuito
para entrada de reloj. Realizar las siguientes Ilustración 15: Diagrama de estado de Montaje 3
actividades: parte a

a) Hallar un diagrama de estados que describa el b) Redibujar el diagrama de estados


funcionamiento del circuito. considerando que el bit A es el menos
significativo.
Tabla 10: Tabla de diagramas de estado
Montaje
3 a)
Ilustración 16: Diagrama de estado de Montaje 3
parte b

Tabla 11: Tabla de diagramas de estado


Montaje
3 b)
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
Ilustración 17: Verificación en el display
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
e) Explicar la diferencia con el montaje 2 en lo
Total 0 1 2 3 4 5 6 7 concerniente a la sincronización.
c) Indicar que hace el circuito. La gran diferencia del montaje 2 con el 3 es que
el montaje 2 es síncrono, todas las entradas de
Este circuito si consideremos a la salida A como reloj se encuentran conectadas a una misma
la menos significativa claramente vemos que se entra de reloj mientras en el montaje 3 este
comporta como un circuito contador del 0 al 15 tiene es asíncrono debido a que las entradas
reloj dependen de las salidas de cada flip flop.
d) Conectar las salidas A, B, C, D a un
controlador de display y visualizar los resultados. f) Cambiar el tercer flip flop por otro de flanco
positivo, y repetir los puntos anteriores.

La secuencia obtenida es la siguiente


Ilustración 19: Circuito del montaje 3

V. CONCLUSIONES GENERALES

Tabla 12: Tabla de diagramas de estado Se aprendió a armar circuitos secuenciales y a verificar su
funcionamiento lógico.
Montaje Los flip flops son un almacenamiento de memoria que nos
3 f) permiten almacenar hasta el siguiente estado. La aplicación de
estos nos permiten construir estados secuenciales asíncronos o
A 0 1 0 1 0 1 0 1 síncronos.
B 0 0 1 1 0 0 1 1 Estos dispositivos nos permiten almacenar registro de
C 0 0 1 1 1 1 0 0 almacenamiento de datos numéricos.
D 0 0 0 0 0 0 1 1
Total 0 8 6 14 2 10 5 13 Existen varios tipos de flip flops entre ellos el de tipo D, SR,
tipo T y el flip flop JK todos cumplen con una función
específica y determinada. Además todos ellos tienen una
entrada de reloj ya sea en flanco positivo así también como en
flanco negativo. Todos los flip flops cuentan con una entrada
de preset y clear y una salida Q y Q negada.

Entre las diversas aplicaciones de las los flip flops se pueden


hacer contadores, alarmas y diferentes máquinas de estados.

VI. REFERENCIAS

Ilustración 18: Circuito a analizar Se debe tener presente el uso de los integrados en esta práctica
y verificarlos que den un correcto funcionamiento
individualmente.

Verificar que el clock de una señal correcta al momento de


armar el circuito, verificar el funcionamiento para que los
flancos no estén asíncronos.

VII. BIBLIOGRAFIA
[1] «Flip Flop Conversion-SR to JK,JK to SR, SR to D,D to
SR,JK to T,JK to D», Electronic Circuits and Diagrams-
Electronic Projects and Design, 01-mar-2012. [En línea].
Disponible en: http://www.circuitstoday.com/flip-flop-
conversion. [Accedido: 29-dic-2018].
[2] «Waveform Generators to Produce Timing Signals», Basic
Electronics Tutorials, 05-sep-2013. .