NOMBRE DE LA ASIGNATURA, VOL. 3, NO.

73954-85597, MARZO 2020

Laboratorio 3, latches

Cristian. Parra, sebastian sanchez1

1 cristiand.parrat@ecci.edu.co, juans.sancheza@ecci.edu.co, tecnologia en electronica industrial

Resumen— Se realizarán 5 tipos de montajes distintos de latches, explicando de manera de tallada el funcionamiento de cada uno y su
respectiva explicacion teorica por montaje.

Palabras clave— circuitos logicos: da informacion de manera binaria, siendo estos valores 1 y 0. compuertas: son circuitos electrónicos
hechos con el resultado de tener resultados booleanos

Abstract— A circuit is made with logic gates that detect colors through a cny70, along with a step-by-step monitoring of their
development..

Keywords— Logic circuits: gives information in a binary way, these values being 1 and 0. gates: they are electronic circuits made with
the result of having Boolean results.

1. INTRODUCCIÓN 1. LATCH R-S( NEGADAS ):

Para el presente laboratorio se llevara evidencia del

desarrollo y soluciones paso a paso de manera sencilla, en
la que se puede desarrollar cada uno de los circuitos lactches
que se van a realizar.

2. D ESARROLLO .

para este latch se utilizan dos compuertas acopladas NAND,

esta configuracion es denominada latch S-R(negadas) a nivel
bajo,S siendo set y R reset, cuenta con dos salidas siendo
Q y Q (negada), se asume que las dos entradas junto con
la salida Q estan en nivel bajo. siendo que la salida Q se
alimenta en una entrada de la NAND de arriba, la entrada
R (negada) debe de estar en estado bajo, la salidad de la

1
 -TECNICAS DIGITALES-

NAND de abajo, tendria que ser un nivel bajo. la salida

se encuentra unida de nuevo a una entrada a la NAND de
arriba, de manera que su salida sea de nivel bajo.

2. LATCH R-S CON ENTRADA DE

HABILITACION :

siendo este un
integrado que ya tiene las compuertas armadas a diferencia
de las anteriores que se hicieron de modo distreto.
3. LATCH D CON ENTRADA DE HABILITACION :

entrada de habilitación se representa como EN, Las entradas

S y R controlan el estado de cambio en el latch cuando
se introduce un nivel alto a la entrada de habilitación.
El latch no puede cambiar de estado, solamente hasta el
momento en que EN se encuentra en un nivel alto, al
estar asi esta puede ser controlada por las entradas S y
R. de estado hasta que la entrada EN está a nivel ALTO
pero, mientras que permanezca en este estado, la salida
va a ser controlada por el estado de las entradas S y R.
En este circuito, el estado no válido del latch se produce
cuando las dos entradas S y R están simultáneamente a
latch con entrada de habilitación que se denomina latch
D. la entrada D SE denomina entrada de datos. Cuando la
entrada 0D se encuentra en un nivel ALTO y la entrada
EN igualmente, el latch se se encontrara en estado de SET.
Cuando la entrada D este a nivel BAJO y la entrada EN este
a nivel ALTO, el latch el latch se encontrara en estado de
RESET. resumidamente la salida Q es identica a la entrada
D cuando la entrada EN se encuentre en un nivel ALTO.

nivel ALTO.
en la anterior imagen se puede apreciar el montaje
del latch R-S con entrada de habilitacion pero en en la anterior
este caso con directamente con su integrado 4043 imagen se puede apreciar el montaje del latch D con entrada

2
NOMBRE DE LA ASIGNATURA, VOL. 3, NO. 73954-85597, MARZO 2020

de habilitacion pero en este caso con directamente con su

integrado 4043
siendo este un integrado que ya tiene las compuertas
armadas a diferencia de las anteriores que se hicieron de
modo distreto.
4. CONCLUSIONES
La latch tipo D solo funciona con enable debido a que
es ecencial guardar un dato y almacenarlo, sin la entrada de
control no funcionara el circuito armado.
Las latches almacenan estados, estos pueden servir para
desarrollo de proyectos en donde sea necesario almacenar
Bits.

6. REFERENCIAS
mapas de carnaugh
fundamientos de sistemas digitales-floyd