Está en la página 1de 13

ESTABILIDAD TRANSITORIA EN SISTEMAS

CSCC- HVDC CONECTADO ENTRE DOS

SISTEMAS ELÉCTRICOS DÉBILES


B. Chuco Paucar
J. R. Ortiz
W. R. Araújo
J. O. Pinto
R. Benites S.
ESTABILIDAD TRANSITORIA

EN SISTEMAS CSCC- HVDC

CONECTADO ENTRE DOS

SISTEMAS ELÉCTRICOS DÉBILES

Primera edición digital

Julio, 2011

Lima - Perú

© B. Chuco Paucar

J. R. Ortiz

W. R. Araújo

J. O. Pinto

R. Benites S.

PROYECTO LIBRO DIGITAL

PLD 0137

Editor: Víctor López Guzmán

http://www.guzlop-editoras.com/
guzlopster@gmail.com
guzlopnano@gmail.com
facebook.com/guzlop
twitter.com/guzlopster
428 4071 - 999 921 348
Lima - Perú
PROYECTO LIBRO DIGITAL (PLD)

El proyecto libro digital propone que los apuntes de clases, las tesis y los avances en investigación
(papers) de las profesoras y profesores de las universidades peruanas sean convertidos en libro digital
y difundidos por internet en forma gratuita a través de nuestra página web. Los recursos
económicos disponibles para este proyecto provienen de las utilidades nuestras por los trabajos de
edición y publicación a terceros, por lo tanto, son limitados.

Un libro digital, también conocido como e-book, eBook, ecolibro o libro electrónico, es una
versión electrónica de la digitalización y diagramación de un libro que originariamente es editado para
ser impreso en papel y que puede encontrarse en internet o en CD-ROM. Por, lo tanto, no reemplaza al
libro impreso.

Entre las ventajas del libro digital se tienen:


• su accesibilidad (se puede leer en cualquier parte que tenga electricidad),
• su difusión globalizada (mediante internet nos da una gran independencia geográfica),
• su incorporación a la carrera tecnológica y la posibilidad de disminuir la brecha digital (inseparable de
la competición por la influencia cultural),
• su aprovechamiento a los cambios de hábitos de los estudiantes asociados al internet y a las redes
sociales (siendo la oportunidad de difundir, de una forma diferente, el conocimiento),
• su realización permitirá disminuir o anular la percepción de nuestras élites políticas frente a la supuesta
incompetencia de nuestras profesoras y profesores de producir libros, ponencias y trabajos de investiga-
ción de alta calidad en los contenidos, y, que su existencia no está circunscrita solo a las letras.

Algunos objetivos que esperamos alcanzar:


• Que el estudiante, como usuario final, tenga el curso que está llevando desarrollado como un libro (con
todas las características de un libro impreso) en formato digital.
• Que las profesoras y profesores actualicen la información dada a los estudiantes, mejorando sus
contenidos, aplicaciones y ejemplos; pudiendo evaluar sus aportes y coherencia en los cursos que dicta.
• Que las profesoras y profesores, y estudiantes logren una familiaridad con el uso de estas nuevas
tecnologías.
• El libro digital bien elaborado, permitirá dar un buen nivel de conocimientos a las alumnas y alumnos
de las universidades nacionales y, especialmente, a los del interior del país donde la calidad de la
educación actualmente es muy deficiente tanto por la infraestructura física como por el personal docente.
• El p e r s o n a l d o c e n t e j u g a r á u n r o l d e t u t o r, f a c i l i t a d o r y c o n d u c t o r d e p r o y e c t o s
de investigación de las alumnas y alumnos tomando como base el libro digital y las direcciones electró-
nicas recomendadas.
• Que este proyecto ayude a las universidades nacionales en las acreditaciones internacionales y
mejorar la sustentación de sus presupuestos anuales en el Congreso.

En el aspecto legal:
• Las autoras o autores ceden sus derechos para esta edición digital, sin perder su autoría, permitiendo
que su obra sea puesta en internet como descarga gratuita.
• Las autoras o autores pueden hacer nuevas ediciones basadas o no en esta versión digital.

Lima - Perú, enero del 2011

“El conocimiento es útil solo si se difunde y aplica”

Víctor López Guzmán


Editor
Colegio de Ingenieros del Perú - CDL - Capítulo de Ingeniería Mecánica y Mecánica Eléctrica

ESTABILIDAD transitoria
Estabilidad TRANSITORIAen SISTEMAS CSCC
EN sistemas – HVDC CONECTADO
CSCC-HVDC conectado
ENTREdos
entre DOS sistemas
SISTEMAS ELÉCTRICOS
eléctricosDÉBILES
débiles.
1,2
B. CHUCO. PAUCAR, 1,2J. R. ORTIZ, 1,2
W. R. ARAÚJO, 1J. O. PINTO, 2,3
R. BENITES S.
1 2 3
BATLAB/DEL/UFMS, CIEEP, UMSM-FIEE

E-mail: cieep-investigacion@scientist.com

Abstract – This work presents the analysis and simulation of the transient state behaviour of a
Controlled Series Capacitor Commutated Converter (CSCC) in High Voltage Direct Current (HVDC)
system, compared to Capacitor Commutated Converter (CCC) and conventional HVDC systems for
different operation conditions. The objective is to shown the viability of modern CSCC-HVDC systems
to interconnect two weak AC systems. The systems were implemented in Alternative Transient Program,
based in CIGRÉ HVDC Benchmark model, adding the controlled series capacitor compensator.
Additionally, it shown the comparison of reactive power level compensated and THD percent between all
models.
Keywords – CCC, CSCC, HVDC, Transient state, Weak AC systems.

Resumen  Este trabajo presenta el análisis y simulación del comportamiento transitorio de un sistema
Conversor Conmutado con Capacitor Serie Controlado (CSCC) en Corriente Continua en Alto Voltaje
(HVDC), en comparación a un sistema Conversor Conmutado HVDC con Capacitor Serie sin Control
(CCC) y el sistema HVDC convencional en diferentes condiciones de operación. El objetivo es mostrar la
viabilidad del sistema moderno CSCC-HVDC para interconectar dos sistemas eléctricos débiles. El
modelo fue implementado en el programa Alternativo de Transitorios Electromagnéticos, basado en el
modelo HVDC Benchmark de la CIGRE, agregando a este el sistema de compensación capacitor serie
controlado, adicionalmente se muestra los niveles de compensación de potencia reactiva, y los niveles de
THD para cada uno de los modelos.

Palabras-clave CCC, CSCC, HVDC, Estado transitorio, Sistemas AC débil.

resultando aun deficientes para casos


I. INTRODUCCION extremos de fallas monofásicas en el lado
Los sistemas HVDC, hasta la actualidad fueron inversor del HVDC, por otro lado, para el
mejorados continuamente (Ref. 1), sin embargo, problema de deficiencia de potencia
el uso del sistema convencional, es aun reactiva, fueron propuestos los CCC-HVDC
ampliamente usado en sus diferentes (Ref. 5), mejorando la operación durante
aplicaciones, como es el caso de transporte de los instantes de fallas, sin embargo, en
energía de grandes cantidades y por centenas algunas condiciones de operación presenta
de kilómetros sistemas Back to Back como una riesgos por generar elevados
solución para interconectar dos sistemas sobretensiones o sobrecorrientes. Los
asíncronos. No obstante, el HVDC convencional nuevos sistemas CSCC-HVDC propuesto
conectado o interconectando a sistemas como una nueva alternativa con
eléctricos débiles (como el SEP Peruano) cuyo compensación serie controlado, incrementa
SCR (Short Circuit Ratio) es menor a 2.5 son la estabilidad transitoria de los sistemas
suceptibles a diferentes tipos de perturbaciones eléctricos débiles interconectados, supera
cuyos efectos podrían ser: Colapso de voltaje, las deficiencias presentadas en HVDC
fallas de commutación, interacciones con convencional y los CCC-HVDC,
turbogeneradores cercanos a los conversores dismuniyendo el consumo de la potencia
(Ref. 2) y (Ref. 3), entre otros efectos. Para reactiva, tal como se puede apreciar en los
mitigar tales problemas, fueron propuestos resultados mostrados en este trabajo.
diferentes estratégias para controlar los ángulos
de disparo en los thyristores (Ref. 4), II. MODELAMIENTO DEL SISTEMA
1: Laboratório de inteligencia artificial, electrónica de potencia y
HVDC
electrónica digital del Departamento de Ingeniería Eléctrica de la El modelo HVDC utilizado en este trabajo,
UFMS-Brasil. es el primer modelo de CIGRE HVDC
2: Centro de Investigaciones Eléctricas – Electrónicas del Perú.
3: Universidad Nacional Mayor de San Marcos, Facultad de Benchmark (Ref. 6). El método de control
Ingeniría Eléctrica y Electrónica.

132
Memorias - XVII CONIMERA

aplicado es el modelo propuesto en (Ref. 4), el MVar


sistema convencional es de 12 pulsos, Vd=500 C 2
V ph * Z f
kV., Pd=1000 MW. El modelo y los (3)
controladores no están disponibles en el ATP- 1
Draw versión 4.2 - 2006 (programa usado en L 2
Z r *C (4)
este trabajo), ellos fueron implementados en el
programa y comparados con los modelos Zr * L
disponibles en PSCAD-EMTDC y el MatLab. El R
Q (5)
sistema CSCC modelado fue validado con un
sistema TCSC (Thyristor Controlled Series
Capacitor) realizado por ABB. El sistema en Donde:
estudio tiene las siguientes caracteristicas: Zr - Frecuencia de la armónica no
Rectificador: SCR=2.5<-85º ; ESCR=1.9<-82° deseada
Inversor: SCR = 2.0<-75º; ESCR = 1.9<-70°
Zf - Frecuencia fundamental
El sistema de potencia es compuesta por: lado Q
AC, lado DC, y unidades de conversión. - Factor de calidad, Calculada a
partir de (6):
2
A. Lado AC 1 ª V ph Z f º
Q *« »
R ¬« MVAR * Z r ¼»
1). Sistema equivalente: puede adoptar (6)
diferentes configuraciones: R-L, R-R-L, L-L-R. El
valor es calculada a partir de (1): En (6), se puede asumir el valor de R tal
Vl
2 que permita conseguir un adecuado ancho
Zs de banda y factor de calidad.
Pd * SCR (1)
Donde: B. Lado DC
Zs - Impedancia de fuente
Vl, - Voltaje del lado AC Las ecuaciones del sistema HVDC, son
Pd - Potencia nominal del sistema HVDC dadas por 14 ecuaciones y 18 variables
SCR - Relación de corto circuito . desconocidas (Ref. 7) definen el
comportamiento del sistema DC y a partir
de ellos se diseña el sistema de control.
2). El sistema de compensación: La
compensación reactiva requerida es en el orden
del 50% del MW a transferir en sistemas 1). Rectificador:
convencionales de (2): Vl rms
Id (cos( D )  cos( D  P ))
Q 2 Xc (7)
ESCR SCR  C
Pdc (2) 3 2 3
Vd Vl rms cos( D )  XcId
Donde: S S (8)
Qc - Potencia Reactiva Total cos( D )  cos( D  P )
ESCR – Relación efectiva de corto circuito cos( I ) |
2 (9)
Los MVARs es suministrada por el sistema AC,
por el sistema de compensación y los filtros. 6
I | Id
S (10)
3). Transformador Conversor: Esta es XcId
cos( I ) | cos( D ) 
dimensionada normalmente con una potencia 2 Vl
de 1.2 pu de la potencia MW a transferir por el
rms (11)
sistema HVDC con Lpu=0.15-0.18pu, en este
caso fue escogida 0.18pu. la configuración de 2). Inversor:
los transformadores pueden ser: Vl rms
Id (cos( J )  cos( J  P ))
Monofásicos de tres devanados, Monofásicas 2 Xc (12)
de dos devanados, conectados en delta-estrella
con neutro a tierra en el lado ac. 3 2 3
Vd Vl rms cos( J )  XcId
S S (13)
4) Filtros AC: los filtros absorben las cos( D )  cos( D  P )
cos( I ) |
armónicas producidas en el conversor(6-12n+/- 2
1), e inyecta potencia reactiva de acuerdo al cos( J )  cos( J  P )
tamaño, el diseño es a partir de (3) y el filtro a 
2 (14)
partir de (4) y (5):

133
Colegio de Ingenieros del Perú - CDL - Capítulo de Ingeniería Mecánica y Mecánica Eléctrica

6 (compuerta), para mayor precisión se utiliza


I | Id el control PLL (Phase Locked Loop) (Ref.
S (15)
9) y el VCO (Voltage Controlled Oscillator)
XcId
cos( I ) |  cos( D )  (Ref. 7), esta es mostrada en la Fig. 2.
2 Vl rms (16) El error de la señal es generado por el
controlador PI a partir de un valor de
Donde:
referencia en el VCO. El sistema de control
Is - Corriente RMS. del rectificador consiste en controlar la
Vlrms - Voltaje del lado AC. corriente del rectificador mediante la unidad
Xc - Reactancia de Conmutación VDCOL (Voltage Dependent Current Order
D , J , P -Ángulo de disparo, Ángulo de extinsión, Limit) (Ref. 7).
Ángulo de superposición
Id,Vd - Corriente y Voltaje DC. 2). Controlador de corriente del
rectificador:
cos(I ) - Factor de potencia.
El diagrama simplificado de control es
mostrado en la Fig. 3.
3). Modelo del conversor: es Alpha max
representada mediante el modelo de Graetz – Id* - dI dI
Ki/s + Kp Alpha
trifásica, cada uno de los thyristores es
+ Alpha min
protegida por el circuito paralelo RC – Snubber, Id
diseñado a partir de (17):
Fig. 3. Controlador simplificado de la corriente DC.

10K 1uF El comportamiento del control de la


corriente DC es basado en (7) y (8) y se
1mH 0.01 1mH 0. puede apreciar, que, frente a un incremento
de corriente DC en el rectificador dl > 0,
incrementa Alpha y de acuerdo a (7), Vd
Fig. 1. Circuito Snubber incrementa.
El sistema de control del inversor consiste
P dph de ambos, controlador de corriente y
Ts Cs 
Rs ! 1000 * 2 pif * V l  l ( rms
Cs , )
(17) controlador de gamma (ángulo de disparo
en el inversor) colocados en paralelo los
bloques de control de las Figuras 3. y 4.
El circuito de la Fig. 1, limitador de di/dt y dv/di,
RC snubber sirven para otros propositos como Alpha max
limitar las oscilaciones numéricas (Ref. 8), Ig* - dI dg
Ki/s + Kp Alpha
proteger a los Thyristores de cambios bruscos +
g Alpha min
de corrientes y de los daños térmicos.
Fig. 4, Controlador simplificado del ángulo de extinsión.
C. Sistema de Control del HVDC.
D. Fallas de Conmutación del Inversor.
El sistema de control actúa sobre los Thyristores
en el rectificador e inversor a partir de los
El problema de conmutación es muy común
valores de corriente y voltaje, en el lado AC y
en sistemas convencionales que operan
DC del sistema.
con conversores basadas en Thyristor
interconectado a sistemas débiles AC con
1). Unidad de control del ángulo de SCR por debajo de 2.5, como muestra en la
disparo: Fig. 5, al ocurrir una falla monofásica en el
lado inversor los Thyristores 1 y 3 no
PI control
conmutan la corriente manteniendose el
Va
3f
Valpha
X
+ Ki/s Uref
2*pi
Thyristor 1 en estado de conducción, esto
Vb
X Erro X X
0
1/s
Theta
ocasiona el incremento considerable de la
Vc
Vbetha
X
+ Kp dUref corriente y en consecuencia se reduce la
2f Cos corriente DC y el ángulo gamma
OSC
Sin
incrementa.
Fig. 2 Diagrama de Control basada en PLL y VSL

Los Thyristores generalmente son controlados


con el ángulo de disparo a través del gate

134
Memorias - XVII CONIMERA

Id
Vdc
+ V4
1 3 5 1 V6 V2
Vs

Vd
3 ~
µ Ȗ AC-filters
140
V1 V3 V5 and
*10 3
- Reactive compensation
120

100

80

60 (a)
40 Id
20
+ V4 V6 V2
0 Vs
-20
0.05 0.09 0.13 0.17 0.21 [s] 0.25 C
Vd
C ~
Fig. 5 Falla de conmutación en las Thyristores del inversor.
C

Compensation
Fixed React.
AC-filters
V1 V3 V5
-
E. CCC y CSCC (Capacitor Commutated
Converter & Controlled Series Capacitor
Converter). (b)
Id
Son sistemas modernos que mejoran diferentes
+ V4
problemas en sistemas eléctricos tales como: la V6 V2 Controlled React.
Compensation
calidad energética, interconexión de sistemas Vs
Vd
débiles, entre otras. La compensación de ~
C
potencia reactiva mediante los capacitores en AC-filters
serie mejora el desempeño del rectificador- -
V1 V3 V5

inversor, ampliando la región de estabilidad del


sistema eléctrico, el límite de transferencia de
potencia, el rango de variación del ángulo de (c)
disparo en los Thyristores, mejora el Fig. 6. Configuraciones del sistema HVDC: (a)
performance en estado transitorio, la calidad de HVDC Convencional; (b) CCC-HVDC; (c) CSCC-
energía durante las fallas, la curva HVDC.
características Id-Vd, disminuye el nivel de
2
compensación de potencia reactiva y evita las ª k ( V  sen V )
Xe  Xc «1  x 
fallas de conmutación. Entre los sistemas CCC ¬
2
( k x  1)S
y CSCC, la diferencia principal es en el control 2
de las posibles resonancias subsíncronas SSR 4 k x cos( V / 2 ) k V V º (18)
 2 2
( k x tan x  tan »
(Ref. 10) y oscilaciones torsionales ( k x  1) S 2 2 ¼
subsíncronas SSTI (Ref. 3), estas son evitadas
con CSCC-HVDC. La parte difícil es en el Donde:
dimensionamiento adecuado del capacitor en V 2(S  D ) ,
serie y el diseño del control de los Thyristores
en el sistema CSCC. kx Xc / Xl rx
para calcular el valor del capacitor en el CSCC Xc - Reactancia del capacitor equivalente
se puede considerar entre el 16 a 20% de la Xe – Reactancia equivalente
reactancia total (Transformador y el equivalente
del sistema eléctrico del lado inversor), la Para los siguientes valores del HVDC:
potencia reactiva resulta entre el 20 a 30% de la R XL
5,6549 33,9 considerando el 20% resulta
potencia reactiva requerida en sistema
L C
convencional, en (19) se muestra para estimar. 2,16 469,5
para una relación de Xc/Xl=10
Para calcular la reactancia equivalente del
el cual resulta los reactivos a compensar de
CSCC en función del ángulo de disparo del
74,38 MVAr. De (19):
thyristor (disposición antiparalelo) usamos el
(18), todas las configuraciones del HVDC son
mostrados en la Fig. 6. MVAr 3 Xc * Il 2 (19)

Con los valores mostrados el ángulo de


resonancia es 152 grados, por consiguiente
el ángulo de disparo varía entre 154 a 180

135
Colegio de Ingenieros del Perú - CDL - Capítulo de Ingeniería Mecánica y Mecánica Eléctrica

grados y en condiciones normales opera en 168 A. Casos de estudios:


grados.
Fallas trifásicas en el lado inversor,
Para el sistema CCC, el capacitor en serie, es
considerando diferentes niveles de voltaje
calculada de (20):
alcanzado durante la falta: (Caso 1 = 0%,
w D max
10 >deg/ 100 % @ Caso 2 = 50%, Caso 3 = 75%, Caso 4 =
w CF (20) 25%), las Figuras 8 – 11, muestran el Idc
(pu), Vdc (kV), e Ivalve (A), para todos los
casos.

Zona Inductivo 1.6

Idc (pu)
1.4 żConventional HVDC
6 138 140 142 144 146 148 150 152 154 156 158 160 162 164
Ž CCC - HVDC
1.2

Seqüênci a1 1.0

0.8

Zona Capacitivo 0.6

0.4

0.2
Fig. 7. Representación de la reactancia equivalente 0.0 0.2 0.4 0.6 0.8 [s] 1.0

respecto del ángulo de disparo (modo inductivo y


capacitivo). (a)
Vdc, caso FALLA 3F, 0%- CCC & Convencional
600
Donde:
Vdc (kV)

[kV]

400

CF – Factor de compensación, el cual es 200

definido como: Conventional HVDC


Xc 0
CCC - HVDC
CF
Xt (21) -200

-400

Donde: -600
Xc – Reactancia del capacitor en serie/fase. 0.0 0.2 0.4 0.6 0.8 [s] 1.0

Xt – Reactancia del transformador. (b)


Ivalve (A)

2400
[A]
El nivel de compensación serie depende de (18) Conventional- HVDC
1880 Valve 1
(Ref. 11). Normalmente en sistemas CCC, el Valve 5
nivel de compensación total en potencia reactiva 1360 Valve 3 Valve 1
es 3(4BP+HP+Capacitor Serie), representa un
máximo de 25% de la potencia activa total a 840

transferir por el sistema HVDC, esto


320
corresponde a una variación del CF entre 1 a 4.
El efecto del CCC en Alpha y Gamma, es -200

mostrada en (Ref. 8) y gráficamente es 0.550 0.555 0.560 0.565 0.570 0.575 0.580 [s] 0.585

mostrada en la Fig. 7. (c)


Ivalve (A)

y
2200

III. RESULTADOS DE SIMULACIÓN [A] CCC - HVDC


1800 Valve 1

El sistema modelado es basado en el CIGRE 1400


Valve 5
HVDC Benchmark mostrado en (Ref. 6) y (Ref.
1000
12). Todos los sistemas de control fueron
modelados usando MODELS lenguaje de 600

programación propio del programa ATP (Ref. Valve 3

13). El sistema es de 500 kV, 1000 MW, 2kA dc. 200

la representación del sistema es en el ATP- -200


Draw (Ref. 14). 0.555 0.565 0.575 0.585 0.595 0.605 0.615 [s] 0.625

(d)
Fig. 8. (a) Idc (pu); (b) Vdc (kV), HVDC
convencional comparado con CCC-HVDC; (c) Ivalve

136
Memorias - XVII CONIMERA

(A), HVDC convencional; (d) Ivalve (A) CCC-HVDC.


600
Caso 1.

Vdc (kV)
[kV]
400

1.8
200
1.6
Idc (pu)

Ž Conventional HVDC Conventional HVDC


1.4
ż CCC - HVDC 0 CCC - HVDC
1.2
-200
1.0

0.8 -400

0.6
-600
0.4 0.0 0.2 0.4 0.6 0.8 [s] 1.0
CIGRE HVDC75 l4 POLORE
0.2
0.0 0.2 0.4 0.6 0.8 [s] 1.0 (b)
CIGRE HVDC 50 l4 IDC PU
, ,
6000

(a)

Ivalve (A)
[A]
5000
600
Conventional HVDC
Vdc (kV)

[kV]
4000
400 CCC - HVDC
3000
200

Conventional HVDC 2000


0
CCC - HVDC
-200
1000

-400 0

-600 -1000
0.0 0.2 0.4 0.6 0.8 [s] 1.0 0.50 0.52 0.54 0.56 0.58 [s] 0.60

(b) (c)
6000
Ivalve (A)

[A] Fig. 10. (a) Idc (pu); (b) Vdc (kV); (c) Ivalve (A)
5000
Conventional HVDC
HVDC Convencional comparado con CCC-HVDC.
CCC - HVDC Caso 3.
4000
g p ( p )
3500
3000
[A]
Idc (A)

3000
2000 żConventional HVDC
Ž CSCC - HVDC
1000 2500

0 2000

-1000
0.52 0.54 0.56 0.58 0.60 0.62 1500
[s]
CIGRE HVDC 50 l4 VYINV CV0121 V YINVB CV0321 VYINVC CV0521
(c) 1000

Fig. 9. (a) Idc (pu); (b) Vdc (kV); (c) Ivalve (A); HVDC 500
0.0 0.2 0.4 0.6 0.8 1.0
Convencional comparado con CCC-HVDC. Caso 2. CIGRE HVDC l4 LINHAR MEIO L
[s]

1.8
(a)
żConventional HVDC 300
Vac (kV)

1.6
Ž CCC - HVDC [kV] Conventional HVDC CSCC - HVDC
1.4
Idc (pu)

200

1.2

100
1.0

0.8 0

0.6
-100
0.4

0.2 -200
0.0 0.2 0.4 0.6 0.8 [s] 1.0

-300
(a) 0.45 0.50 0.55 0.60 0.65 0.70 0.75 0.80 [s] 0.85

(b)

137
Colegio de Ingenieros del Perú - CDL - Capítulo de Ingeniería Mecánica y Mecánica Eléctrica

3500
[A]
requerida por el HVDC convencional.
Ž Conventional HVDC
Idc (A)

3000 ż CCC – HVDC


Adicionalmente, evita las posibles fallas de
Ÿ CSCC – HVDC conmutación y la resonancia subsíncrona
2500 es limitada por el control del ángulo de
disparo de los thyristores en el CSCC.
2000

OverCurrent by effect of CCC


1500
TABLA I
Armónicos en los modelos
1000
Order
500 Case (0%) 11 13 23 25 THD%
0.0 0.2 0.4 0.6 0.8 [s] 1.0 Conv. 846.1 655.14 450.48 392.1 1.0681
HVDC CCC l4 LINHAR MEIO L CCC 2352.1 1810.9 1463.6 1324 2.8830
(c)
CSCC 948.59 764.08 566.99 482.94 1.2848
Fig. 11. (a) Idc (A); (b) Vac (kV) lado inversor; (c) Idc Potencia reactive compensada
(A). comparado entre HVDC Convencional, CCC-HVDC y
CSCC-HVDC.Caso 4.
Conventional -HVDC 440 MVAR
CCC-HVDC 116 MVAR
IV ANÁLISIS DE RESULTADOS CSCC-HVDC 74.38 MVAR

Con propósitos de comparación de resultados La Table I muestra los niveles y los indices
entre los modelos CIGRE HVDC Convencional, de armónicas (THD) en el lado del inversor
CCC-HVDC y CSCC-HVDC fueron producidos para todos los modelos en el caso 4. Así
fallas trifásicas en el lado inversor considerando mismo, muestra los niveles de
diferentes impedancias de falta que repercute compensación requerida por los modelos
en los niveles de voltaje (0%, 50%, 75% y 25%) estudiados.
respectivamente. Para una facil comparación de
los resultados, en las Figuras. 8, 9, 10 y 11
fueron superpuestos las salidas de los modelos
tratados tal como puede apreciarse en la Fig. 6. REFERENCIAS
En la Fig. 11-c, ha sido comparado las salidas
de los tres modelos, mostrando una (Ref. 1) A.M. Gole; “New HVDC Converter
sobrecorriente en los primeros instantes. Para el Technologies” KEPRI Seminar, Manitoba
HVDC con capacitor fijo en seriel, y el University, October 2003, Class Notes,
performance entre el Capacitor fijo y el Spring 2006.
Capacitor controlado por Thyristor, el último (Ref. 2) Z. Gang, Z. Jianchao, Ch. Xiangxun,
modelo es más efectivo, minimisando el nivel de “Study on Commutation Failure in an
la compensación de la potencia reactiva HVDC Inverter”, Proceedings
mostrado en la Tabla I, mejorando la respuesta POWERCON'98., Vol. 1, Aug. 1998, pp.:
en el sistema AC del lado inversor, como se 503–506.
puede apreciar en la Fig. 11-b. (Ref. 3) N. Rostamkolai, R.J. Piwko, E.V.
Larsen, D.A. Fisher, M.A. Mobarak, A.E.
Poltras; “Subsynchronous Torsional
V CONCLUSION Interactions with Static VAR
Compensators-Influence of HVDC”, IEEE
En este trabajo se evaluó el comportamiento Trans. , Vol. 6, Feb. 1991 pp.: 255 – 261.
transitorio en el sistema HVDC convencional (Ref. 4) H.Y Tian, E.K.K Sng, “A Novel
basado en el modelo del CIGRE Benchmark, Solution to Restore a Three-Phase
los modelos CCC-HVDC y el CSCC-HVDC, el Thyristor Inverter From Commutation
CCC-HVDC mitiga el problema de conmutación Failure Due to Voltage Dip”. PESC 04.
disminuye considerablemente el nivel de la Vol. 2, June 2004, pp.:906 - 912.
compensación de potencia reactiva, sin (Ref. 5) N. Ottosson, L. Kjellin, “Modular
embargo produce una sobre corriente en los Back-to-Back HVDC, With Capacitor
primeros instantes e incrementa el nivel de las Commutated Converters (CCC)”. Seventh
armónicas tal como es apreciado en la Tabla I. International Conference, Nov. 2001 pp.:
El CSCC-HVDC, tiene comportamientos 55–59.
satisfactorias, minimiza los defectos del caso (Ref. 6) M. Szechtman, T. Wess, C. V. Thio;
capacitor fijo, mejora los niveles de voltaje del “A Benchmark Model for HVDC Systems
lado AC y del lado DC durante las fallas, la Studies”. AC and DC Power Transmission,
demanda es de 16.9% de la potencia reactiva

138
Memorias - XVII CONIMERA

1991., International Conference on


Vol. , pp.:374 – 378.
(Ref. 7) M. Meisingset, “Application of Capacitor
Commutated Converters in Multi-Infeed HVDC-
Schemes” PhD Thesis, Department of Electrical
and Computer Engineering, University of
Manitoba Winnipeg, Manitoba May 2000.
(Ref. 8) University of Minnesota, “Modeling Power
Electronics in Power System Using EMTP”, A
short course, Departament of professional
development and conference services,
Continuing Education and Extension.
Vancouver, July 93, B.C.
(Ref. 9) E. Best Roland, “Phase-Loocked Loops”,
Desing, simulation and applicatins, McGraw
Hill, Fifth edition 2003.
(Ref. 10) J. Ch. Seo, T. H. Kim, J. K. Park, S.
Moon, “An LQG Based PSS Design for
Controlling the SSR in Power Systems With
Series-Compensated Lines”. IEEE Trans. Energy
Convertion, Vol 11, June 1996 pp.: 423 – 428.
(Ref. 11) S. Tsubota, T. Funaki, K. Matsuura,
“Analysis of Interconnection Between HVDC
Transmission with CCC on AC Power
Transmission System”. IEEE - PES, 2000., Vol.
4, pp. : 2926 – 2931.
(Ref. 12) G. S. Luz* N. F. da Silva; “First
Benchmack Model for HVDC Controls in ATP
Program”. X Symposium of Specialists in
Electric Operational and Expansion Planning;
May – 2006; Florianópolis (SC) – Brazil.
(Ref. 13) L. Dubé, “User Guide to Models in
ATP”, April-1996.
(Ref. 14) H. K. Høidalen, L. Prikler,
“ATPDRAW version 3.5 for Windows
9x/NT/2000/XP”, Users' Manual Preliminary
Release No. 1.1; October 2002.

139