UNIVERSIDAD NACIONALDEL CALLAO

FACULTAD DE INGIENERIA ELECTRICA Y

ELECTRONICA

LABORATORIO 1

TEMA: BIESTABLES ASINCRONOS Y SÍNCRONOS

CURSO: Sistemas digitales

DOCENTE: Ing. Utrilla Salazar Dario

ALUMNO: Flores Torres JeanPierre

ESCUELA PROFESIONAL: Ing. Electrónica

2018-A

BIESTABLES ASINCRONOS Y SÍNCRONOS

  INTRODUCCION

En el presente informe se desarrollara el análisis funcional de los

biestables asíncronos (Latchs) y Síncronos (flip-flops); los cuales
representan los dispositivos fundamentales para el diseño de registros,
contadores, máquinas de estados, memorias y todo circuito secuencial.

 OBJETIVOS

A. Objetivos Generales

 Implementar los circuitos biestables asíncronos (Latch) y síncronos

(flip-flop), utilizando compuertas lógicas.
 La visualización del funcionamiento de cada uno de los biestables
(Latchs t flip-flops) utilizando leds como salidas.
 Implementar circuitos básicos con biestables.
 Adquirir la destreza para el montaje y cableado de los circuitos
digitales en protoboard.
 Que aprendamos a utilizar los principios básicos para el análisis de
circuitos digitales secuenciales mediante simuladores y que tenga la
capacidad de realizar la detención de fallos, corregirlos y comprobar
su buen funcionamiento.

B. Objetivos Específicos

 Para cada función lógica, implementar con circuitos integrados de

tecnología TTL (serie 74). Buscar la referencia correspondiente en los
manuales adecuados.
 Se implementara como entrada DIPSWITCHs y como salidas lógicas
LEDS.
 Implementar los circuitos correspondientes en prothoboard, analizar
su funcionamiento y luego construya tablas de verdad de los circuitos

I. RESUMEN
En este presente informe previo, tuve la necesidad de consultar el manual
de TTL para poder identificar el funcionamiento de cada pin que tienen
los circuitos integrados usados. También recurrí al programa de ISIS
PROTEUS, para verificar primeramente los estados de los circuitos
propuestos para implementar en laboratorio, luego procedí a hacer sus
tablas de verdad de cada circuito propuesto respectivamente, y
 finalmente, implementarlo en un prothoboard y comprobar el
funcionamiento tanto teórico como experimental.

II. MARCO TEORICO

ENTRADAS Y SALIDAS LÓGICAS:
a. DIP SWITCH
Un DIP se trata de un conjunto de interruptores eléctricos que se presenta
en un formato encapsulado (en lo que se denomina Dual In-line
Package), este tipo de interruptor se diseña para ser utilizado en un
tablero similar al de circuito impreso junto con otros componentes
electrónicos y se utiliza comúnmente para modificar el
comportamiento hardware de un dispositivo electrónico. Los
interruptores DIP son una alternativa del jumper.

Su ventaja principal es que

son más rápidos y fáciles de configurar y cambiar. El encapsulado para
los interruptores es el DIP donde la separación estándar entre patas es de
una décima de pulgada. Los interruptores DIP son siempre interruptores
de tipo palanca, en los cuales los centrales tienen dos posiciones posibles
"ON" o "OFF" (en vez de por intervalos) y generalmente se puede ver los
números 1 y 0. Las entradas lógicas manuales de un sistema digital se
implementa por lo general con un dipswitch y configurado por una red
PULL UP o PULL DOWN.
 b. Diodos LEDs
Un led es un componente optoelectrónica pasivo y, más concretamente,
un diodo que emite luz. Cuando un led se encuentra en polarización
directa, los electrones pueden recombinarse con los huecos en el
dispositivo, liberando energía en forma de fotones. Este efecto es
llamado electroluminiscencia y el color de la luz (correspondiente a la
energía del fotón) se determina a partir de la banda de energía del
semiconductor. Por lo general, el área de un led es muy pequeña (menor
a 1 mm2), y se pueden usar componentes ópticos integrados para formar
su patrón de radiación. Comienza a lucir con una tensión de unos 2
Voltios.

III. PREGUNTAS DEL INFORME PREVIO

1. Describir el concepto de Biestable Asíncrono, analice su
funcionamiento y mencione los tipos de latches.
El Biestable es cuando cambia de estado, evoluciona a otro estado sin la señal
de reloj, por lo general estos biestables son llamados latches. El latch (cerrojo)
es un tipo de dispositivo de almacenamiento temporal de dos estados que se
suele agrupar en una categoría diferente a la de los flip flops. Biestable
asíncrono o latch es un multivibrador capaz de permanecer en uno o dos
estados posibles durante un tiempo indefinido en ausencia de perturbaciones o
de reloj (clock). Este dispositivo es muy utilizado en la electrónica digital
como memoria de información. Y solo varía su estado variando sus entradas
de control. Básicamente, los latches son similares a los flip-flops, ya que
ambos son también dispositivos que permanecen en su estado gracias a su
capacidad de realimentación.
Latch D.- también conocido como latch transparente, debido a que el nivel
presente en D se almacenara en el latch en el momento en que la entrada
Habilitar (EN), sea activada generalmente mediante un estado alto, es decir 1
(u ON). Al tener dos entradas para el ingrese de datos (E Y D), tenemos 4
posibles combinaciones. Cada combinación define el estado presente en Q.
Tabla obtenida al dar valor a cada una de las combinaciones con D y E.
E D Qn+1

0 0 Qn+1
0 1 Qn+1
1 0 0
1 1 1

Latch R-S.- Es el latch lógico más simple, donde R y S representan los

estados “reset” y “set” respectivamente. El latch construido mediante la
interconexión retroalimentada de puertas lógicas NOR, o también por puertas
lógicas NAND (aunque en este caso la tabla de verdad tiene salida lógica
negativa para evitar la incongruencia de los datos). El bit almacenado está
presente en la salida marcada como Q, y( Q) ̅ su complementación (valor
negado de Q). Al tener dos entradas para el ingreso de datos (S y R), tenemos

4 posibles combinaciones.

Tabla obtenida al dar valor a cada una de las combinaciones con R y S.

R S Qn
 0 0 Qn+1
0 1 1
1 0 0
1 1 INDETERMINADO

2. Describe el concepto de Biestable síncrono, analice su

funcionamiento y describa los tipos de Flip flops convencionales.

En los biestables síncronos las salidas cambian con las entradas y cuando se
les aplica una señal de reloj. Por tanto, las señales de salida están controladas
por una señal de sincronismo, validándose cuando es activada esta señal de
sincronismo.

Cuando las señales se validan por un estado lógico (nivel alto o bajo) de la
señal de reloj se dice que son activadas por nivel. Cuando se produce las
validaciones de las señales cuando la señal de reloj cambia de estado, se dice
que son activadas por flanco: flanco de subida (cambio de nivel bajo a alto) y
flanco de bajada (cambio de nivel alto a bajo).

Biestable RS síncrono.- El Biestable RS síncrono se obtiene partiendo del

Biestable RS asíncrono y añadiendo puertas AND a la entrada del circuito.
Cuando la entrada de reloj está a nivel 0, las salidas de las puertas AND son 0
y por tanto, las entradas al circuito Biestable se bloquean a 0 y 0,
manteniéndose los valores de salida, cuando la entrada de reloj está a nivel 1,
las salidas de las puertas AND valen lo mismo que R y S, realizándose la
función del Biestable.
Ecuación característica del Flip-flop RS: Qn+1 = R ̅Q_n+ R ̅S. Tabla
obtenida al dar valores a cada combinación posible del flip-flop RS.

R S CLOCK Qn Q́ n

0 0 Qn-1 Q ´n−1

0 1 1 0

1 0 0 1

1 1 NP NP

Biestable D síncrono.- En este tipo de biestables cuando la señal del reloj

tiene flanco de subida, la salida toma el valor de la entrada D, y mientras no
haya una señal de flanco generada por el reloj, la salida permanece invariable
(memorizada).Se puede realizar este Biestable a partir del Biestable RS
síncrono, con la entrada R conectada a la señal invertida de D y la entrada S
igual a la señal D.

Tabla obtenida al dar valores a cada combinación posible del Biestable D

síncrono:
D CLOCK Q Q́

0 0 1

1 1 0

Ecuación característica del flip-flop D: Qn+1= Q

Biestable JK.- Es versátil y es uno de los flip-flop más usados. Su
funcionamiento es idéntico al del Flip-flop (FF) RS en las condiciones SET,
RESET y de permanencia de estado. La diferencia está en que el FF JK no

tiene condiciones no validas como ocurre en el RS.

Tabla obtenida experimentalmente del flip-flop (FF) JK:

 P C J K CLOCK Qn Q́ n

0 0 0 0 X 1 1

0 0 0 1 X 1 1

0 0 1 0 X 1 1

0 0 1 1 X 1 1

0 1 0 0 X 1 0

0 1 0 1 X 1 0

0 1 1 0 X 1 0

0 1 1 1 X 1 0

1 0 0 0 X 0 1

1 0 0 1 X 0 1

1 0 1 0 X 0 1

1 0 1 1 X 0 1

1 1 0 0 Qn Q́ n

1 1 0 1 0 1

1 1 1 0 1 0

1 1 1 1 Q ´n−1 Q n−1

Ecuación Característica del Flip Flop JK: Qn+1 = Q(Q_n ) ̅+ Q ̅Q_n

Biestable síncrono T.- Dispositivo de almacenamiento temporal de 2 estados.

El Biestable T cambia de estado (“toggle” en inglés) cada vez que la entrada
de sincronismo o de reloj se dispara mientras la entrada T está a nivel alto. Si
la entrada T está a nivel bajo, el Biestable retiene el nivel previo.
 T CLOCK Qn

1 X 0

0 X 0

0 0

1 1

Ecuación Característica del flip-flop T: Tn+1=Q(Q_n ) ̅+ Q ̅Q_n

3. De los manuales técnicos, obtener los IC TTL y CMOS; que

realizan la función Latch y Flip-flops, analice su tabla de verdad y
funcionamiento.

 74ls379  flip-flop D
 74ls363  Latch D
 74ls114, 74ls76A  flip-flop JK
 74LS279  latch RS
4. Cuál es la diferencia principal entre un Latch y un flip-flop.

Los Latchs a diferencia de los Flip-Flops no necesitan una señal de reloj para
su funcionamiento.

Los flip-flops se implementan con puertas lógicas y son los bloques básicos de
construcción de contadores, registros y otros circuitos de control secuencial.

Los latches son similares a los flip-flops, ya que son también dispositivos de
dos estados que pueden permanecer en cualquiera de sus estados gracias a su
capacidad de realimentación, lo que consiste en conectar cada una de las
salidas a la entrada opuesta.

5. Analice el funcionamiento del Flip-flop Maestro-Esclavo; investigar

sus ventajas.
Un flip-flop maestro-esclavo (master-slave) se construye mediante dos flip-
flops en cascada: un circuito sirve como “maestro” y el otro como “Esclavo”.
Cuando el reloj se halla en alta, el flip-flop master se encuentra habilitado, con
lo que la salida del mismo será función de las entradas del flip-flop esclavo,
mientras que el flip-flop esclavo se encuentra inhibido, con lo cual mantiene el
estado. Cuando el reloj pasa a baja, la situación es inversa, de forma que el
flip-flop master se encuentra aislado del exterior (con lo que mantiene su
estado), mientras que el flip-flop esclavo responde a las señales procedentes
del master.

6. Describir las características de disparo de flip-flop por pulso y por

flancos.
 Cuando un flip-flop tiene un disparo por pulso, quiere decir que recibe
un estado de “0” (off) o “1” (ON),
 Cuando recibe un disparo por flanco, es el instante cuando cambia de
nivel (de 1 a 0 o de 0 a 1).

7. Utilizando Flip-flop JK, desarrollar los circuitos para convertir a:

a) Flip-flop R-S:
b)
Flip-
flop D:

c)
Flip-flop T: