Laboratorio 3 Electrónica Digital

Mayo 16 2020

1) (10 %) Realice un breve resumen sobre del siguiente vı́deo: https://www.

youtube.com/watch?v=DKGZlaPlVLY

2) (10 %) Debido a que las tarjetas programables poseen relojes con frecuen-
cias en el orden de MHz o GHz, es necesario hacer la implementación de un
divisor de frecuencia para lograr visualizar la respuesta que tienen algunos sis-
temas. Con esto mente, implemente en Quartus un divisor de frecuencia que
convierta el reloj de la FPGA usada en el curso (Buscar en la hoja de especifi-
caciones) a 1 segundo.

3) (50 %) Dentro de su barrio su vecina se ha enterado de que usted es un es-

tudiante de ingenierı́a electrónica de la Pontifica Universidad Javeriana de Cali.
Ella lo busca para comentarle que ha tenido ciertos problemas de inseguridad
dentro de su casa, por lo que le pide muy amablemente diseñar una caja fuerte
con una contraseña bastante segura que le permita guardar sus pertenencias más
valiosas. Ella manifiesta que le gustarı́a tener como contraseña ”Easy123” y que
cada vez que se ingrese mal un carácter tenga que volver a escribirla completa.
De acuerdo a lo anterior, diseñe un circuito digital el cual tenga como entrada
un byte que represente en ASCII un carácter de la contraseña, de tal forma que
muestre a la salida del sistema si la caja se encuentra cerrada un mensaje que
diga ”CERRADO” y si esta abierta ”ABIERTO”.

A partir del anterior enunciado:

1. Realizar un diseño a mano del sistema haciendo uso de los distintos cir-
cuitos combinacionales aprendidos en el curso.
2. Implementar en Quartus el diseño realizado.

4) (30 %) Exprese un Full Adder de 4 bits haciendo uso únicamente de los

siguientes circuitos combinacionales:
1. Multiplexores de 2 a 1.

2. Decodificadores de 2 a 4.

1
 Adicionalmente realice una simulación en Quartus de su solución.

Nota: Se calificara tanto el procedimiento a mano, como la realización del

programa. Dı́a de entrega 28 de Mayo del 2020, en parejas o individual.