TECNICAS DIGITALES, VOL. I, NO.

1, Marzo 2020

LATCH

Vladimir F. Ramirez Bedoya1

1 vladimirf.ramirez@ecci.edu.co, Ingenieria Electronica

Resumen— En este informe consultaremos los LATCH para entenderlo y aplicarlo en la vida real, así como su estructura, tipos y las
variaciones con respecto a los flip-flops. Plantearemos las bases para poder desarrollar el laboratorio en donde se montarán los distintos
LATCH (SET, RESEST) exitosamente.

Palabras clave— Latch, Biestble, SET, RESET, Flip-flop.

Abstract— In this report we consult the LATCH to understand and apply it in real life, as well as its structure, types and variations with
respect to flip-flops. We will lay the foundations to be able to develop the laboratory where the different LATCH (SET, RESEST) will be
mounted successfully.

Keywords— Latch, Biestble, SET, RESET, Flip-flop.

1. INTRODUCCIÓN

Se pretende entender a fondo el comportamiento de la

lógica secuencias a través de los LATCHES que es un
dispositivo de almacenamiento similar a los flip-flops vero
con su propia característica en la activación del estado,
además estudiaremos los dos tipos de Latches que son
SET y RESET. Los Latches son la base de los bloques
de los contadores que son utilizados en ciertas memorias, Fig. 1: Latch SET-RESET (NAND).
osciladores, contadores, etc..

2. METODOLOGÍA

Básicamente en los Latches las salidas en un instante no TABLA 1: TABLA DE V ERDAD S-R (NAND).
dependen no únicamente de las entradas en un instante, si
no que dependen de la entrada que se ha producido con
Set Reset Salida
anterioridad, los cambio se observan por señales en el tiempo
conocidos como reloj. 1 1 Sin Cambio
0 1 Q=1
1 0 Q=0
Latch S-R (SET-RESET) Hay dos tipos de Latch con 0 0 Estado Invalido
entradas activas a nivel Bajo (compuertas NAND) y con
entradas activas a nivel Alto (Compuertas NOR) Las entradas
son dos, llamadas como S (SET) = Establecer (Q = 1) y R
(RESET) = Restablecer (Q = 0).

Latch de Compuertas NAND Sus entradas activas están en Latch de Comperutas NORD Sus entradas activas están en
nivel Bajo. Ver imagen1. Y su tabla de verdad en tabla.1. nivel Alto. Ver imagen2. Y su tabla de verdad en tabla 2.

1
 - TECNICAS DIGITALES -

Fig. 5: Latch SET-RESET con entrada de Control- Q=1.

Fig. 2: Latch SET-RESET (NORT).

Latch D Para evitar el estado indeterminado del Circuito
Latch con Control se dejan solo dos entradas una de Control
y la otra para S y R pero una de ellas con un NOT para evitar
TABLA 2: TABLA DE V ERDAD S-R (NOR).
que las dos tengan el mismo tiempo el mismo valor.

Set Reset Salida

0 0 Sin Cambio
1 0 Q=1
0 1 Q=0
1 1 Estado Invalido

Fig. 6: Latch SET-RESET con entrada de Control.

Latch S-R Con entrada de Control Se agrega una entrada TABLA 4: TABLA DE V ERDAD L ATCH D).
de control (C) para habilitar o inhabilitar el circuito.
C D Siguiente estado de Q

0 X Sin Cambio
1 0 Q=0
1 1 Q=1

Fig. 3: Latch SET-RESET con entrada de Control.

TABLA 3: TABLA DE V ERDAD S-R (C ONTROL ).

C S R Siguiente estado de Q
Fig. 7: Latch D ; Q=0.
0 X X Sin Cambio
1 0 0 Sin Cambio
1 0 1 Q=0
1 1 0 Q=1
1 1 1 Indeterminado

Fig. 8: Latch D ; Q=1.

3. RESULTADOS Y DISCUSIÓN
Los latch almacenan una situación de memoria ya
Fig. 4: Latch SET-RESET con entrada de Control- Q=0. que al ser retroalimentados las salidas van cambiando

2
TECNICAS DIGITALES, VOL. I, NO. 1, Marzo 2020

independientemente si la configuración en las entradas son

iguales, esto genera unos bits que se puede interpretar como
un almacenamiento de los pulso de entrada. .

4. CONCLUSIONES
En conclusión y basándonos en los resultados los latch
tienen un comportamiento secuencial logico que se puede
interpretar como una memoria, utilizado en muchos circuitos
electronicos.

5. AGRADECIMIENTOS
Doy agradecimiento a la empresa Hitech Services por
ayudarme económica y anímicamente a culminar mis
estudios, además de incentivar el espíritu de investigación
para el crecimiento académico, laboral y personal.

6. REFERENCIAS
[1] T.L.Floyd. Fundamentos de Sistemas Digitales.
Novena Edicion. Madrid España. PEARSON EDUCACIÓN
S.A. 2006.