ELECTRÓNICA DIGITAL. Curso.

243004
Unidad 2: Diseño de circuitos combinacionales.

IVÁN RAÚL GÓMEZ ARIAS

CÓDIGO: 71536007
No. DE GRUPO: 243004_12

TUTORA
SANDRA MILENA GARCIA

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

ESCUELA DE CIENCIAS BÁSICAS TECNOLOGÍA E INGENIERÍA
Mayo 2019
 Actividades a desarrollar
Resolver los siguientes ejercicios:

1. Describa en VDHL tres multiplexores utilizando la sentencia with-select. Los tres

multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada entrada un número
de bits diferente.
a) Un pantallazo de la descripción en VHDL (Ver la advertencia al final de la guía, con
respecto a las impresiones de pantallas válidos)

b) Un pantallazo del resultado (diagrama) de la simulación, en el cual se debe evidenciar el

correcto funcionamiento del diseño. NO se debe incluir el código VHDL de la simulación.

Multiplexor 2 a 1.
 RTL Multiplexor 2 a 1

Simulación multiplexor 2 a 1.

Multiplexor 8 a 1.
RTL Multiplexor 8 a1

Simulación 8 a 1
 Multiplexor 4 a1

RTL Multiplexor 4 a 1
 Simulación multiplexor 4 a 1.

2. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia with-select.

El diseño debe contener:
a) Un pantallazo de la descripción en VHDL.
b) Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento
del diseño.

VHDL Deco 3 entradas

RTL Decodificador
 Simulación Decodificador

3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la sentencia

with-select.
El diseño debe contener:
a) Un pantallazo de la descripción en VHDL.
b) Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento
del diseño.

VHDL Codificador 4 entradas

 RTL de codificador

Simulación Codificador