Organización de Computadores

Pontificia Universidad Javeriana

Laboratorio 1 – Diseño de una ALU
2020-I
Fecha de Entrega: Febrero 13 de 2020

Objetivos:
 Realizar descripciones modulares de un procesador utilizando VHDL como lenguaje de
descripción.
 Diseñar e implementar una ALU con soporte para complemento a 2.

Descripción General:
La Unidad Lógica Aritmética (ALU - Arithmetic Logic Unit) es el módulo operativo del procesador,
definiendo en gran parte la velocidad máxima del mismo. En este laboratorio, cada grupo (3
estudiantes) diseñará una ALU, la cual soportará operaciones con representación en
complemento a 2. El diseño será validado inicialmente a través de simulaciones y luego
implementado en la tarjeta de desarrollo disponible en el laboratorio (DE0 de Altera). El
diagrama de caja negra es el siguiente:

En donde A y B son los operandos, R el resultado, F define la operación a realizar y S es un estado

de la salida. Las operaciones que se deben implementar son:
F Operación Bandera S
000 R=A+B Cout
001 R=A-B 1, si R<0
010 R = A xor B 1, si R=0
011 R = A and B 1, si R=0
100 R = A or B 1, si R=0
101 R = not A 1, si R=0
110 R=A 1, si R=0
111 R = libre libre

La práctica considera dos entregas: (i) informe (incluyendo simulaciones) y (ii) validación
práctica (documentada también en el informe).

Entregable 1: Informe (60%)

 Introducción
 Requerimientos y especificaciones del sistema para n=8.
 Proceso de diseño del módulo combinatorio. Se deberá describir el detalle de la
aproximación hacia la solución y la justificación de las decisiones tomadas.
 Resultados de síntesis: Cantidad de compuertas o unidades lógicas equivalentes
requeridas, desempeño (velocidad) y diagrama RTL obtenido.

Página 1 de 2
  Análisis del diagrama RTL para determinar su equivalencia lógica con la funcionalidad
esperada.
 Simulaciones suficientes que validen la correcta operación del módulo.
 Análisis de los resultados para los siguientes patrones:

 Anexo: Código VHDL de los módulos, debidamente documentado.

Entregable 2: Implementación (40%)

 En esta etapa se implementará una ALU de n=4 bits.
 Se realizarán pruebas sobre las tarjetas de desarrollo asignadas, utilizando como entradas
los pulsadores/interruptores y como salida los leds.
 Si se requiere algún elemento externo a la tarjeta de desarrollo, se debe traer
correctamente montado antes del inicio de la sesión.
 Se deben presentar y sustentar los casos prácticos que validen el funcionamiento del
sistema desarrollado.

Requerimientos Especiales:
 El informe debe seguir el formato Latex entregado por el profesor, de lo contrario el
informe recibirá una nota de cero (0).
 Cada grupo dispone de la sesión completa para configurar la FPGA y sustentar el informe y
los resultados prácticos.

Página 2 de 2