Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Facultad De Ingeniería
Año 2017 - 2do Cuatrimestre
INTEGRANTES:
Ramos, Gisela - #91553
<gise.ramos90@gmail.com>
Paz Portilla, José - #91841
<jpaz885@gmail.com>
Zambrana, Erwin - #94999
<erwin_zam@hotmail.com>
1. Resumen
En el presente trabajo práctico se utilizó el integrado CD4007, el cual posee tres transistores NMOS y
tres PMOS. Se midieron las curvas características (iD vs vGS y iD vs vDS ) de los tres transistores PMOS,
ya que los parámetros varían en cada circuito integrado y no se podría llegar a tener una buena comparación
entre dichas curvas. A partir de estas mediciones, se realizaron una serie de ajustes para minimizar el error
cuadrático empleando Octave y así hallar los valores de λ, gm , VT , r0 y k.
Teniendo los valores calculados de los parámetros característicos para cada transistor, se obtuvo el pro-
medio de cada uno de ellos para luego generar un modelo propio, obtener las curvas características mediante
simulación y compararlas con las mediciones y la simulación del modelo mediante la biblioteca CD4007.lib
con el programa LTSpice.
Finalmente, se realizaron una serie de ejercicios en base a las mediciones y las curvas obtenidas.
2. Desarrollo
2.1. Mediciones iniciales
Para llevar a cabo las mediciones se utilizaron los siguientes componentes e instrumentos:
Protoboard
Preset de 1 kΩ y 20 kΩ multivueltas
Regulador de tensión 7805 + correspondientes componentes para su correcto funcionamiento, según
su hoja de datos
Integrado CD4007, del cual se utilizaron los transistores PMOS
Multímetros UNI-T 33D (modo voltímetro) y CHEKMAN & TK-4002 (modo amperímetro)
Fuente de laboratorio
Se midieron las curvas de transferencia (iD vs vGS ) y de salida (iD vs vDS ) mediante los siguientes
bancos de trabajo:
(a) Banco de medición usado para medir la curva de (b) Banco de medición usado para medir la curva de
transferencia (iD vs vGS ). salida (iD vs vDS )
Luego, para comparar las mediciones con valores teóricos, se llevaron a cabo las simulaciones de los
circuitos de la Figura 2 con el programa LTSpice.
En LTSpice, además de simular lo pedido en el enunciado, se hizo la misma simulación de los circuitos
de la Figura 2 con un transistor cuyos parámetros fueron basados en el promedio de las mediciones de los
bancos de trabajo de la Figura 1 . La directiva utilizada en la simulación para dicho modelo fue:
A partir del registro de datos iD vs vGS se obtuvo los parámetros k y VT buscados mediante un script
de calculo numerico de Octave. Con este se ajustaron los resultados para las curvas iD vs vGS de acuerdo
con la siguiente expresión:
iD = k(vGS − VT )2 (1a)
tomando módulo y la raíz cuadrada, √
(1b)
p
|iD | = k(|vGS − VT |)
Octave realiza por método numérico el ajuste y = Ax + B de la recta obtenida, igualando se obtiene,
√
AvGS + B = k(vGS − VT ) (1c)
por ende, √ √
A = k ; B = − kVT ⇒ k = A2 ; VT = −B/A (1d)
k 0.312 mA 29 %
PMOSFET 1 V2
VT −1.46 V 3.55 %
k 0.294 mA 33 %
PMOSFET 2 V2
VT −1.46 V 3.55 %
k 0.295 mA 33 %
PMOSFET 3 V2
VT −1.44 V 2.08 %
k 0.44 mA -
PMOSFET simulación de CD4007.lib V2
VT −1.41 V -
k 0.405 mA 7.95 %
PMOSFET simulación modelo propio V2
VT −1.44 V 2.08 %
Tabla 1: Comparación de los parametros k y VT hallados por ajuste mediante cuadrados minimos con las
curvas de transferencia iD vs vGS de los transistores PMOSFET 1,2,3 y las simulaciones PMOSFET del
CD4007.lib y el modelo propio creado. La diferencia porcentual es con respecto a los valores obtenidos de
la simulación PMOSFET de la biblioteca CD4007.lib
-0.5
-1
Corriente ID [mA]
-1.5
-2
-2.5
-3
Figura 3: Gráfico de la curva de transferencia iD vs vGS . Se muestran las curvas obtenidas mediante medi-
ciones, ajustes y simulaciones.
Cualitativamente en el gráfico de la Figura 3 se puede ver que las curvas medidas de los 3 PMOSFET
medidos del circuito integrado CD4007 no difieren tanto, esto se puede ver numéricamente en la ecua-
ción de transferencia iD = −k(vGS − VT )2 para cada PMOSFET por medio de los parametros k y VT ,
que definen la pendiente y la ordenada al origen del gráfico. Los valores de estos parámetros se pueden ver
en la Tabla 1 y tienen similar diferencia porcentual con respecto al simulado entre los 3 PMOSFET medidos.
Sin embargo, las curvas de las simulaciones difieren de las medidas en aproximadamente un 30 % en
el paramentro k, ya que define la pendiente de la curva iD vs vG S, pero no difieren tanto en el pa-
rametro VT , que es menor al 4 %. Esta diferencia en k se debe a que en las simulaciones se ha de-
terminado otros parametros del PMOSFET en donde k depende de ellos y aumenta o decrece su va-
lor, como en el caso de que al momento de linealizar la ecuación iD vs vGS para hallar los parametros
de k y VT por cuadrados minimos se ha despeciado el parametro λ asociado a la modulación del an-
cho del canal de inversión cuando el transistor PMOSFET esta en saturación, donde la ecuación sería
iD = −k(vGS − VT )2 (1 + λ(vDS − vDSsat )) = −k(vGS − VT )2 (1 − λ(vDS − (vGS − VT ))) y como el PMOSFET
en modo diodo vDS = vGS ⇒ iD = −k(vGS − VT )2 (1 − λVT ).
Un método para saber si el parametro λ es despreciable, es multiplicar el termino −λVT de dicha ecuación
y comparar el resultado para que sea menor al 10 % en que afecte a la ecuación inicial para linealizar de
iD = −k(vGS − VT )2 . Sabiendo que a posteriori λ ∼ 0.09 V−1 y VT ∼ −1.4 V ⇒ −λVT = 0,126 > 10 %.
Entonces queda demostrado que λ no es un termino que se desprecia en las simulaciones. También k depende
otros parametros que son constructivos como W, L, µP y COX , los cuales pueden variar en los transistores
PMOSFET.
A partir de lo relevado, para el caso de las curvas iD vs vDS en la región de saturación se ajustaron los
parámetros IDsat y ro para luego hallar λ acorde con la expresión:
vDS
iD = IDsat + (2a)
r0
utilizando la recta de ajuste,
vDS
IDsat + = AvDS + B (2b)
r0
1
A= y B = IDsat (2c)
r0
Para hallar el parámetro λ se utilizó la aproximación,
1 δiD
g0 = = = k(VGS − VT )2 λ (2d)
r0 δvDS Q
por ende,
1 1 A
λ' = = (2e)
r0 k(VGS − VT )2 ro IDsat B
donde Q es el punto de trabajo.
Los graficos iD vs vDS se pueden ver en Figura 4 para iDsat = −1 mA y en Figura 5 para iDsat = −1.5 mA
y los resultado de ro y λ para cada iDsat en la Tabla 2
-0.7
Corriente ID [mA]
-0.8
-0.9
-1
-1.1
-1.2
-5 -4.5 -4 -3.5 -3 -2.5 -2 -1.5 -1 -0.5
Tension VDS [V]
Figura 4: Curva de salida iD vs vDS para iDsat = -1 mA y vGS = -3,26 V. Se muestran las curvas obtenidas
mediante mediciones, ajustes y simulaciones.
En el grafico de la Figura 4 se observa que las curvas no difieren tanto en saturación, numericamente se
puede observa en la Tabla 2 ya que las rectas de saturación definidas por el λ y ro difieren menos del 7 %
con respecto a la simulación.
-1
Corriente ID [mA]
-1.2
-1.4
-1.6
-1.8
Figura 5: Curva de salida iD vs vDS para iDsat = -1,5 mA y vGS = -3,68 V. Se muestran las curvas obtenidas
mediante mediciones, ajustes y simulaciones.
Sin embargo, en el grafico de la Figura 5 se observa que las curvas del modelo propio y las medidas de los
3 PMOSFET difieren de la simulación, numericamente se puede observa en la Tabla 2 los ro varían mas del
10 % con respecto a la simulación del PMOSFET del CD4007.lib. Esto se debe a que ro de la simulación
es el mas chico ya que depende del parametro k que es el mas grande como se vio en la seccion de la Curva
de transferencia.
Tabla 2: Comparación de los parametros λ y ro hallados por ajuste mediante cuadrados minimos con las
curvas de salida iD vs vDS para IDsat = −1 mA y IDsat = −1.5 mA de los transistores PMOSFET 1,2,3 y
las simulaciones PMOSFET de la biblioteca CD4007.lib y el modelo propio creado.
2.4. Transconductancia
Para el caso de la transconductancia gm , se graficó en función de la corriente ID , y teniendo en cuenta
que,
δiD
gm = (3a)
δvGS ID
pude aproximarse como el cálculo del cociente incremental,
iDk − iDk−1
gm = (3b)
vGSk − vGSk−1
luego se compara con los valores teóricos de gm vs ID para los parámetros k obtenidos según el ajusto de
las curvas iD vs vGS , para esto se buscó gm según iD sabiendo que,
√
(3c)
p
|iD | = k(|vGS − VT |)
r
|iD |
vGS = + VT (3d)
k
derivando iD respecto de vGS ,
gm = 2 k(VGS − VT ) (3e)
reemplazando vGS , p
gm = 2 kID (3f)
3.5
PMOSFET 1: k=0.312 mA/V2 - VT=-1.46 V
PMOSFET 2: k=0.294 mA/V2 - VT=-1.46 V
PMOSFET 3: k=0.295 mA/V2 - VT=-1.44 V
3 Simulacion PMOSFET de CD4007.lib: k=0.44 mA/V2 - VT=-1.41 V
Simulacion MiModeloPMOSFET: k=0.405 mA/V2 - VT=-1.44 V
2.5
Transconductancia gm [mS]
1.5
0.5
0
-4 -3.5 -3 -2.5 -2 -1.5 -1 -0.5 0
Tension ID [mA]
En el gráfico de la Figura 6 se observan las diferentes curvas de transconductancia, notándose allí que
también estos parámetros dependen de cada transistor pero, dado que los empleados en este trabajo son
prácticamente iguales (por estar en el mismo circuito integrado), no son apreciables las diferencias (al punto
de no distinguirse algunas curvas de ajuste por ser prácticamente iguales). Sí son notables las disimilitudes
con las curvas de simulación, teniendo una diferencia máxima del 20 % entre la curva del PMOSFET 3
(curva color rosa) y la simulación de la biblioteca CD4007.lib (curva color negra) cuando iD = -4mA.
La configuracíon del circuito para medir la curva de tranferencia del P-MOSFET, verifica que:
y para que exista canal el capacitor MOS debe encontrarse en inversión, es decir VGB = VGS < VT <
0. Suponiendo régimen de saturación, se debe cumplir VDS < VDSSAT = VGS − VT y debido a la
Ecuación 4, se llega a que VT < 0, que es la condición para que exista el canal y por eso se verifica la
hipótesis de suponer régimen de saturación, por ende nunca puede estar en régimen de triodo.
Ejercicio 2:
Para las mediciones del P-MOSFET 2, se obtuvo (VGS ; ID ) = (−2,75; −0,5mA), tal que ID = −0,5mA.
Para polarizar (ID ; VDS ) = (−0,5mA; −5V ), se arma el circuito de la Figura 7, y se obtuvo el valor
de VGS a partir de la ecuación:
2
ID = KP · VDSSAT
· [1 − λ · (VDS − VDSSAT )] (5)
V 2 , λ = 0,08788V
con Kp = 0,30037 mA −1
y VT = −1,45V obtenidos de las simulaciones, se obtuvo el
valor VDSSAT = −1,11V , por ende VGS = −2,55V . Luego se planteo el divisor resistivo en la entrada
sabiendo que VG = −2,55V + 5V = 2,45V y se obtuvo RG1 = 510Ω y RG2 = 490Ω
Ejercicio 4:
Suponiendo VGS de forma que se cumpla saturación VDS < VDSSAT y recorriendo la malla de salida,
se obtiene que IDSAT · RD − VDS = VDD , entonces:
VDD + VDS 5V − 3,5V
RD = = = 3kΩ
IDSAT 0,5mA
Ejercicio 6:
ID
-Vss |VDS1|>|VDS2|
VDS
VGS1
-0.5mA
-1mA
VGS2
-Vss/RD
En la Figura 8 se observa que como RD no cambia, se tiene la misma recta de carga y al variar VGS ,
de modo de llevar IDSAT de −0,5mA a −1mA, |VDS | disminuye, quedando que |VDS1 | > |VDS2 |.
Ejercicio 7:
(a) Banco de medición usado para medir la curva de (b) Banco de medición usado para medir la curva de
transferencia (iD vs vGS ) para un transistor NMOS. salida (iD vs vDS )para un transistor NMOS.
3. Conclusiones
Durante el desarrollo de las mediciones se pudo realizar con éxito la obtención de las curvas carácterís-
ticas, ya que se asemejan bastante a las vistas en las clases teóricas.
En los gráficos se puede observar que tanto las mediciones y simulaciones son muy similares en cuan-
to a la forma de las curvas, pero no son exactas debido al efecto de modulación del largo del canal del
transistor (variaciones de λ). Además, en el transistor MiModeloPMOSFET tambén se puede notar dicha simi-
litud con las curvas características de las mediciones hechas, lo cual resulta un buen método de aproximación.
Se puede concluir entonces que se obtuvieron los resultados esperados, que puede diferir un poco de la
realidad ya que cada transistor es diferente por el método de fabricación utilizado y sus parámetros cambian,
pero la forma de las curvas de entrada y salida y el rango de valores de los parámetros característicos son
los esperados.