Estudiante: Richard Mejia Acevedo

1. Diseñe un flip-flop tipo D, con reset activo en alto y enable activo en

alto.
a. Un diagrama de bloques.

(Entrada) D Q (Ent(Salida)

(Reloj) Clk

(Enable) E
R
(Reset)

b. Una impresión de pantalla con la descripción en VHDL

Una impresión de pantalla con la simulación generada en EDA
PLAYGROUND.

2. Diseñe un registro de 8 bits con reset activo en alto.

a. Un diagrama de bloques.

8 8
D Q

R
b. Una impresión de pantalla con la descripción en VHDL
Una impresión de pantalla con la simulación generada en EDA
PLAYGROUND.
En binario.