Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Dulce Natalia Cartagena Alvarenga Alexis Eduardo Lagos Marco Tulio García Sierra
Número de cuenta: 20142000321 Número de cuenta: 20141001335 Número de cuenta: 20141004799
Departamento de Ingeniería Eléctrica Departamento de Ingeniería Eléctrica Departamento de Ingeniería Eléctrica
Ciudad Universitaria (UNAH) Ciudad Universitaria (UNAH) Ciudad Universitaria (UNAH)
Tegucigalpa, Honduras Tegucigalpa, Honduras Tegucigalpa, Honduras
Resumen— Se experimentó en esta práctica con distintas c) Profundizar el conocimiento del transistor de efecto de
configuraciones de amplificador con JFET, donde se montó el campo de juntura o unión (JFET) de una etapa como
circuito correspondiente para cada sección de la guía y así mismo amplificador.
se hicieron las mediciones correspondientes, para con ellas poder
analizar el comportamiento de cada una y observar si fue
correcto el funcionamiento del sistema, pendiente de simulaciones
d) Observar de forma gráfica las ganancias y señales en los
para poder corroborar los datos obtenidos durante el laboratorio. circuitos que se van a construir, con la ayuda de NI
ELVIS y de Multisim (simulaciones).
Palabras Clave—Amplificador, distorsión, ganancia, e) Conocer los voltajes máximos de distorsión para las
polarización. diferentes conexiones, y observar el gráfico de señal de
salida del amplificador.
I. INTRODUCCIÓN
f) Diseñar un amplificador de una etapa basado en un
El transistor de efecto de campo JFET, se basa en el transistor JFET.
campo eléctrico para controlar la conductividad de un canal en
un material semiconductor. En los transistores JFET un III. MARCO TEÓRICO
pequeño voltaje de entrada es el que controla la corriente de
salida. A. Configuración en fuente común:
Así como en la práctica de los Amplificadores con BJT de La tensión de puerta JFET Vg está polarizada a través de la
1 Etapa se estudiaron y analizaron sus configuraciones red de divisor de potencial establecida por las resistencias R1
básicas; de igual manera se detalla a continuación, para los y R2 y está polarizada para operar dentro de su región de
Amplificadores con JFET de 1 Etapa, teniendo como saturación que es equivalente a la región activa del transistor
Configuraciones Básicas: Fuente Común, Drenador Común, de unión bipolar.
Compuerta Común y el Efecto de las Resistencias de Entrada A diferencia de un circuito de transistor bipolar, el FET de
y de Carga; considerando dos diseños y análisis para cada unión prácticamente no tiene corriente de puerta de entrada
configuración, análisis en CA Y CD. que permita que la puerta sea tratada como un circuito abierto.
Entonces no se requieren curvas de características de entrada.
La importancia de los amplificadores con JFET radica a
muchas de las aplicaciones en la realidad, algunas de ellas, Anteriormente dijimos que la corriente de entrada, Ig de un
como amplificador de baja frecuencia (utilizado como amplificador JFET de fuente común es muy pequeña debido a
audífonos para sordera y transductores inductivos), la impedancia de puerta extremadamente alta, Rg. Por lo tanto,
amplificador con CAG (receptores y generadores de señales), un amplificador JFET de fuente común tiene una muy buena
amplificador de RF (sintonizadores de FM y equipo para relación entre sus impedancias de entrada y salida y para
comunicaciones), entre otras. cualquier cantidad de corriente de salida, porque el
amplificador JFET tendrá una ganancia de corriente Ai muy
II. OBJETIVOS
alta. Debido a esta fuente común, los amplificadores JFET son
a) Verificar el comportamiento de un amplificador con extremadamente valiosos como circuitos de adaptación de
JFET de una etapa. impedancia o se usan como amplificadores de voltaje.
NI ELVIS
Simulador Multisim
Resistencias de 3kΩ, 180kΩ, 680kΩ, 6.8kΩ, 100kΩ y
1kΩ.
Figura 2. Configuracion de drenador común Capacitores de 47µF, 10µF, 1 µF
Transistor JFET (2N5454)
V. PROCEDIMIENTO
VDS ID b) Análisis en AC
(V) (mA)
0 0 Se construyó el circuito de la Figura 3.
0.5 1.352
1 2.326
2 3.131
3 3.139
VGS(off) IDSS
(V) (mA)
1 2.326
a) Polarización en DC
Figura 4: Salida del amplificador JFET en fuente común Figura 6: Amplificador JFET en configuración de drenador
común.
Determine la ganancia de voltaje de AC.
Utilice una fuente AC senoidal a 10 KHz en la entrada
|V sal| 231.65 mV con 1 Vp y obtenga la forma de onda de salida sin.
A= = =37.6667 (2) Grafique en la figura 7 junto a la señal de entrada.
|V en| 6.15 mV
Determine la ganancia de voltaje AC.
Aumente el voltaje de entrada gradualmente hasta que la
salida se distorcione. Grafique la señal de salida de Vsal 607.25 mV
distorsión en la figura 5. A= = =0.9432 (4)
Ven 643.78 mV
Figura 5: Salida distorcionada del amplificador JFET en Figura 7. Salida del JFET en drenador común
fuente común.
D. Configuración en Compuerta Común
Determine el voltaje máximo permisible de entrada
mediante VSALMAX sin que exista distorsión.
a) Polarización en DC
V salMax 300.2 mV
V enMax = = =7.9699V (3) Se construyó el circuito de la Figura 8.
A 37.6667
C. Configuración en Drenador Común (Seguidor de
Fuente)
Figura 8: Amplificador JFET en configuración de compuerta
común.
Observe el circuito de la Figura 8 y compárelo con el de Figura 10. Salida distorcionada del JFET en compuerta
la Figura 3 para fuente común. ¿Existe similitud? Rl=Sí común
Medimos el voltaje DC drenador- compuerta VDGQ y la Determinamos el voltaje máximo permisible de entrada
corriente de drenador IDQ. mediante el VsalMax sin que existiera distorsión.
VsalMax 10.577
V enMax = = =0.47 v (7)
A 22.67
V DGQ=6.88 V E. Efecto de las Resistencias de Entrada y de Carga
(5)
I DQ =60.446 mA En el amplificador con FET en compuerta común,
c) Análisis en AC cambiamos la resistencia RL con una resistencia de 1kΩ.
Utilizamos una fuente AC senoidal a 10kHz en la entrada
con 100mVp y obtuvimos la onda de salida sin distorsión Utilizamos una fuente AC senoidal a 10kHz en la entrada
que se muestra en la fig. 9 junto con la señal de entrada. con 100mVp y obtuvimos la forma de onda de salida sin
distorsión, se puede observar en la Fig. 11
Determinamos la ganancia de voltaje de AC.
Determinamos la ganancia de voltaje en AC.
A= |Vsal |=
3.528
Ven 0.1556
=22.67 (6)
A= |Vsal =
590.89 mV
Ven | 152.66 mV
=3.87 (8)
Figura 9. Salida del JFET en compuerta común Figura 11. Efecto RL bajo en los amplificadores con
JFET
Aumentamos el voltaje de entrada gradualmente hasta
que la salida se distorsiono, los resultados se muestran en Volvimos a conectar RL=100kΩ. Y a parte conectamos
la Fig. 10 una resistencia Ren=1kΩ en serie con el capacitor C1.
Utilizamos una fuente AC senoidal a 10kHz en la entrada
con 100mVp y obtuvimos la forma de onda de salida sin Figura 5: Salida distorsionada del amplificador JFET en fuente
distorsión, se puede observar en la Fig. 12 Común
A= |Vsal
Ven |=
780.88 mV
181.2 mV
=4.31 (9)
Figura 11.
VI. SIMULACIONES
C. Configuración en Compuerta Común
A. Configuración en Fuente Común
R/ Esto se debe a que el control de esta corriente, I D, se d) ¿Qué simbolizan las resistencias RL y Ren? ¿cuáles son
efectúa por medio de la aplicación de un voltaje de sus valores ideales?
polarización inverso, aplicado entre la compuerta y el surtidor
(VGS), formando un campo eléctrico el cual limita el paso de La alta impedancia de entrada se debe a la forma en que
la corriente a través del canal N. Al aumentar el voltaje operan: los JFET son transistores de efecto de campo, por lo
inverso, aplicado a la compuerta, aumenta el campo eléctrico, que la forma en que controlan la corriente es diferente.
y la corriente de Surtidor a Drenador disminuye. La compuerta a la impedancia de la fuente es naturalmente
Esto hace que inicialmente circule una corriente por la muy alta con estos componentes.
compuerta, pero posteriormente la corriente circula Un JFET es un dispositivo de agotamiento: comienza con
únicamente desde el surtidor al drenador sin cruzar la juntura una baja resistencia entre el drenaje y la fuente, y luego la
PN. fuente de compuerta está polarizada inversamente para
Además ya hemos comprobado que la corriente de drenador desactivar el FET. Como la puerta de entrada es básicamente
depende de VGS. un diodo, tiene un flujo de corriente casi nulo (solo un poco de
capacitancia para cargar). Con un JFET, si avanza la puerta, la
b) ¿Qué pasa cuando el JFET de canal N tiene un V GS impedancia será baja, como un diodo normal.
positivo? ¿Y el JFET de canal P para VGS negativo?
La resistencia de salida de un Jfet depende de su ganancia,
R/ Si se tiene para el canal N una tensión negativa entre frecuencia, resistencia interna de la fuente, y resistencia de
puerta y fuente (VGS) se obtendrá, una corriente circulando en carga de fuente externa. Tiende a ser una resistencia muy baja
el sentido de drenador a fuente, de lo contrario cambiaría el
sentido de la corriente (de fuente a drenador). En el caso del
JFET de canal P la tensión VGS es positiva, de esta forma la X. CONCLUSIONES
corriente fluirá en el sentido de la fuente hacia el drenador, de
lo contrario la corriente fluirá de drenado a fuente. a) En los transistores bipolares, una pequeña
Al polarizar en inversa, una capa del canal adyacente a la corriente de entrada (corriente de base) controla la
puerta se convierte en no conductora. A esta capa se le llama corriente de salida (corriente de colector); en el
zona de carga espacial o deplexión. Cuanto mayor es la caso de los JFET, es un voltaje de entrada que
polarización inversa, más gruesa se hace la zona de deplexión; controla la corriente de salida. El JFET nunca
cuando la zona no conductora ocupa toda la anchura del canal, opera con la puerta polarizada directamente, o sea
se llega al corte del canal. A la tensión necesaria para que la que no hay circulación de corriente por ese
zona de deplexión ocupe todo el canal se le llama tensión terminal, salvo la corriente de fuga, por lo que la
puerta-fuente de corte (VGSoff ó Vto). corriente que circula en la entrada (Ig) es
Para el caso del JFET de canal n la tensión de polarización despreciable (es muy pequeña); ahora el valor de
VGS de dicho diodo tiene que ser negativa y a lo mucho igual corriente IDSS representa el valor cuando la puerta
a cero, lo que se logra al hacer esto es que la región de se pone a tierra, obteniendo la máxima corriente
agotamiento del diodo se puede controlar variando la tensión del dispositivo.
VGS, cuando la VGS=0 la región de agotamiento del diodo Con la polarización inversa en la unión de
será mínima y el canal n será lo más ancho que pueda; si poco entrada, se tiene una impedancia de entrada muy
a poco la tensión VGS se hace negativa, esta hará que la alta, tener una alta impedancia de entrada es uno
región de agotamiento del diodo crezca, ya que el diodo se de los factores por los que se emplea un JFET.
polariza en inversa, esto a su vez hace que el canal (Dulce Natalia Cartagena)
semiconductor se angoste, llegará un momento que la VGS
sea lo suficientemente negativa que hará que la región de b) En la configuración fuente común se sabe que se
agotamiento sea tan grande como para que el canal tiene la ganancia de corriente Ai más alta, esto se
semiconductor desaparezca o se cierre; a esa tensión se le debe a la buena relación entre sus impedancias de
conoce como tensión compuerta fuente de apagado o de corte entrada y salida (porque la impedancia de entrada
del JFET. es muy alta) para cualquier cantidad de corriente
de salida. Además se puede considerar que este aproximadamente igual a la de la compuerta, la
amplificador tendrá la ganancia de corriente más Vg
grande, porque la corriente de surtidor de un impedancia de salida aparenta ser , con esta
id
transistor es la suma de las corrientes de la
formula el rango estaría entre 1k a 100 ohms, que
compuerta y drenador, dado que las corrientes de
es relativamente bajo cuando la resistencia de
la compuerta y drenador siempre se suman al
entrada puede ser del orden de 1M, tal como
surtidor.
describe la caracteristica de esta configuracion.
Debido a esta fuente común, los amplificadores
(Alexis Eduardo Lagos)
JFET son de gran uso como circuitos de
adaptación de impedancia o se usan como XI. REFERENCIAS
amplificadores de voltaje. (Dulce Natalia
Cartagena)
[1]Antonio Rubio, X. A., & Diego Mateo, F. M. (2003).
Diseño de circuitos y sistemas integrados. Barcelona:
c) Pudimos observar que este circuito está realizado
Ediciones UPC.
con polarización de voltaje(drenador común), la
[2]desconocido. (2013). electronics tutorials. Obtenido de
compuerta está en polazición inversa, entonces la
www.electronics.tutorials-ws
entrada será R1 y R2 en paralelo. La resistencia de
[3]desconocido. (2015). electronics notes . Obtenido de
salida se puede determinar viendo el circuito
www.electronic-notes.com
desde la carga, como la ganancia es
[4] Emagister.com (2018) obtenido de:
aproximadamente 1 y la señal de la fuente es
www.emagister.com/uploads/home