ELECTRONICA DIGITAL

1.- DEFINICIONES PREVIAS

1.1 Definición

La electrónica digital es una asignatura que estudia señales eléctricas discretas

1.2MAGNITUDES ANALÓGICAS Y DIGITALES

121Una magnitud analógica* es aquella que toma valores continuos.

Continuamente aparecen en la naturaleza.

la temperatura

el tiempo

la presión

la distancia

sonido

Desventaja: su almacenamiento

1
Ventaja: precisión

122 Una magnitud digital: es aquella que toma un conjunto de valores discretos

Ventaja: su almacenamiento , procesamiento y transformación

Desventaja: precisión

Ejemplo de sistema analógico

Ejemplo de sistema digital-analogico

2
1.3 DÍGITOS BINARIOS, NIVELES LÓGICOS Y FORMAS DE ONDA DIGITALES

131Sistemas de numeración

Sistema decimal de numeración

Consta de 10 números. Es empleado actualmente, este sistema fue inventado por los
hindúes y difundido después por los árabes. Se utiliza los dígitos:

3
0, 1, 2, 3, 4, 5, 6, 7, 8, 9

Sistema binario de numeración

Consta de 2 números

0, 1

Transformación de sistemas de numeración de base “m” a base 10.

Se utiliza el procedimiento de descomposición polinómica, efectuando las operaciones

indicadas.

Ejemplo : Expresar 2132(6), a base 10

"El método, consiste en descomponer polinómlcamente el número"

Convertir 101(2) a base 10

Transformación de sistemas de numeración de base 10 a base “m”.

Se utiliza el método de divisiones sucesivas, que consiste en dividir el número dado entre la
base "m" a la cual se desea convertir, si el cociente es mayor que "m" se dividirá
nuevamente y así en forma sucesiva hasta que se llegue a una división donde el cociente
sea menor que 'm'

Luego, se toma el último cociente y los residuos de todas las divisiones, desde el último
residuo hacia el primero y ese será el número escrito en base "n".

Ejemplo : Expresar 435 a base 7

"El método consiste en dividir sucesivamente entre 7, los residuos que van quedando,
indican las cifras del orden respectivo".

4
Convertir 128 a base 2

Tarea : hacer una tabla de del 1 al 10 , representado en numeracion binaria

132NIVELES LOGICOS

Las tensiones empleadas para representar un 1 y un 0 se denominan niveles lógicos.

En el caso ideal, un nivel de tensión representa un nivel ALTO y otro nivel de tensión representa un nivel
BAJO. Sin embargo, en un circuito digital real, un nivel ALTO puede ser cualquier tensión entre un valor
mínimo y un valor máximo especificados. Del mismo modo, un nivel BAJO puede ser cualquier tensión
comprendida entre un mínimo y máximo especificados. No puede existir solapamiento entre el rango
aceptado de niveles ALTO y el rango aceptado de niveles BAJO.

Tecnologia Cmos

estado alto (High) 2-3.3V

estado bajo (Low) 0-0.8V

133FORMA DE ONDA DIGITAL

5
Las formas de onda digitales consisten en niveles de tensión que varían entre los estados o niveles ALTO y
BAJO.

Caracteristicas de la forma de onda

Ciclo= porcion de onda que repite de forma periodica

Periodo (T) = Es el tiempo que demora en repetir un ciclo.

Frecuencia (f)= es el numero de ciclos que transcurre en un segundo.

Bit = unidad basica de la informacion. Puede ser un “1” o un “0”

6
Byte = 8 bits

1kbyte = 1000 bytes

1MB = 1000000 bytes

1GB = 1000000000 bytes

1TB = 1000000000000 bytes

compuertas logicas basicas

2.- FAMILIAS LOGICAS

COMPUERTA NOT (INVERSOR)

Se trara de un inversor, es decir, invierte el dato de entrada, por ejemplo; si porenos su entrado a 1 (nivel
alto) obtendremos en su salida un 0 (o nivel bap), y viceversa. Esto compuerta dispone de una sod entrada.
Su operación lógica es:

Simbolo logico y tabla de verdad

La rayita encima de la ''a” indica que se trata de su valor negado, es decir, cada vez que querenos indicar el
valor inverso de una variable y/o función, se coloca encima una rayita.

CI con compuertas not

7
COMPUERTA YES (buffer)

No realiza ninguna operación lógica, su finalidad es refrescarla señal cuando estas pueden
estar degradadas ya sea por atenuaciones o por interferencias.

Símbolo lógico y tabla de verdad

CI con compuertas yes

8
Compuerta AND

Una compuerta AND tiene dos entradas como mínimo y su operación lógica es un producto
entre ambas, Vea en la figura 6 el símbolo de la compuerta AND y cuál es su tabla de
verdad.

Ci con compuerta and

COMPUERTA NAND

Responde a la inversión del producto lógico de sus entradas, en su representación simbólica

se reemplaza la compuerta NOT por un círculo a la salida de la compuerta AND, figura 9.

9
CI con compuerta nand

COMPUERTA OR

la operación lógica, será una suma entre ambas. (1 +1), el resultado será "10" y si la
compuerta tiene una sola salida, se verá únicamente el dígito menos significativo, es decir,
el "0".

10
"Basta con que una de las entradas sea 1 para que su salida sea también 1”

Ci con compuerta OR

COMPUERTA NOR

Es la inversión de la operación lógica OR, solo agregamos un círculo a la compuerta OR y ya

tienes una NOR.

11
Ci con compuerta NOR

Compuerta o XOR

En realidad deberíamos llamarla OR Exclusiva, tiene dos entradas y realiza la siguiente

operación aritmética:

12
"Al ser O Exclusiva su salida será 1 si una y sólo una de sus entradas es 1"

“Para métodos prácticos, se puede usar una simple resta”

Compuerta XNOR

Es simplemente la inversión de la compuerta XOR, los resultados se pueden apreciar en la

tabla de verdad, que bien podríamos compararla con la anterior y notar la diferencia, el
símbolo que la representa se muestra en la figura

13
Resumen

14
3 Circuitos digitales

31 Diagramas de temporización

además de las ecuaciones lógicas y las tablas de verdad, otra forma de describir la
operación de un circuito digital es utilizando diagramas de tiempo. En éstos se muestra
cómo se comporta la salida cuando recibe en sus entradas señales que cambian de un
estado a otro con el tiempo

Diagrama de iemporización de un inversor

15
se muestra el diagrama de temporización de un inversor. Entre TI y T2, la entrada A está en
bajo. En consecuencia, la salida Y es de nivel alto. Entre T2 y T3, A está en alto. En
consecuencia, Y es de nivel bajo. Del mismo modo se analizan los demás intervalos.

Diagrama de temporización de una compuerta AMD

16
Observe que entre TI y T2, la entrada A está en bajo y la entrada B está en bajo. En
consecuencia, la salida Y es de nivel bajo. Entre T2 y T3, A está en bajo y B está en alto. En
consecuencia, Y es de nivel bajo.

Entre T3 y T4, A está en alto y B está en bajo. En consecuencia, Y es de nivel bajo. Entre T4 y
T5, A está en alto y B está en alto. En consecuencia, Y es de nivel alto. Del mismo modo se
analizan los demás intervalos.

32 ALGEBRA BOOLEANA

El álgebra booleana es un método muy sencillo para expresar, en forma de lenguaje

matemático, la lógica digital.

El álgebra booleana proporciona el método más compacto y conveniente de diseñar

circuitos lógicos.

Pasos para diseñar un ckto lógico con algebra booleana

17
el primer paso consiste generalmente en obtener su tabla de verdad de acuerdo con las
condiciones de entrada y de salida. A partir de esta tabla se deriva entonces una ecuación
booleana que se simplifica y conduce al circuito lógico deseado.

El circuito obtenido es el óptimo porque requiere de un número mínimo de compuertas

para su realización. Esto reduce el costo, el tamaño físico y el consumo de potencia del
mismo y mejora su confiabilidad y velocidad.

En álgebra booleana, las entradas y salidas de un circuito digital se representan mediante

caracteres alfabéticos llamados variables booleanas o lógicas. Generalmente, aunque no es
una regla inflexible, las entradas se designan por las primeras letras del alfabeto y las
salidas por las últimas

Las variables booleanas se combinan para formar ecuaciones booleanas o lógicas. Una
ecuación booleana es una expresión matemática que sintetiza la función de un circuito
digital. En la figura se resumen las ecuaciones booleanas de las compuertas lógicas
estudiadas hasta el momento.

18
Los siguientes son algunos ejemplos de ecuaciones booleanas:

UNIDAD 3-

Familias lógicas

3.1

19
 Veamos entonces, cómo se pueden construir las diferentes familias de
circuitos integrados, a las cuales podemos agrupar de la siguiente
manera, atentos a los componentes que intervienen en los circuitos
eléctricos correspondientes:
- Familia RTL
- Familia DTL
- Familia TTL
- Familia CMOS

3.1.1 Familia RTL (Resistor Transistor Logic)

Fue la primera de las familias, quedando en desuso en la actualidad.
El circuito básico de la familia RTL es la compuerta NOR que emplea
resistores y transistores en su circuito eléctrico.
El circuito eléctrico de esta compuerta (construida con técnica RTL)
está mostrado en la figura 1.

Tiempo de propagación= 10ns (baja velocidad)

Consumo = 10mW por compuerta
Margen de ruido = bajo

3.1.2 Familia DTL (Diode Transistor Logic)

El circuito básico de la familia DTL es la compuerta NAND y en la figura

2 se representa el circuito eléctrico de esta compuerta de tres
entradas.

Niveles de voltaje de 0 a 0.8 V para el estado bajo y de 2.4 a 5.0 V

para el estado alto.

20
 Tiempo de propagación = 25 ns
Consumo = 15 mW

3.1.3 Familia TTL (Transistor Transistor Logic)

Es la familia más usada. Todos los fabricantes de cierta importancia

tienen una línea de productos TTL y distintas empresas producen
circuitos integrados digitales. La compuerta básica TTL es la NAND.

Estado bajo = 0 a 0.8

Incertidumbre=0.8-2.4v

Estado alto = 2.4 a 5

Tiempo de propagación = 10 ns
Consumo = 10 mW

La familia TIL o bipolar se divide en las siguientes categorías o

subfamilias básicas:
TTL estándar.
TTL Schottky (S)
21
TTL de baja potencia (L)
TTL Schottky de baja potencia (LS)
TTL de alta velocidad (H)
TTL Schottky avanzada (AS)
TTL Schottky de baja potencia avanzada (ALS)

• TTL de baja potencia.

Comprende los dispositivos designados como 74Lxx y 74Lxxx; por ejemplo:

74LOO, 74L04.
Consumen 10 veces menos potencia que los dispositivos TTL estándares
correspondientes pero son 4 veces más lentos.

• TTL de alta velocidad.

Comprende los dispositivos designados como 74Hxx y 74Hxxx; por ejemplo:

74H05, 74H123.
Consumen 2.5 veces más potencia que los dispositivos TTL estándares pero
son 2 veces más rápidos.

• TTL Schottky.

Comprende los dispositivos designados como 74Sxx y 74Sxxx; por ejemplo:

74S181,74S11
Consumen 1.8 veces más potencia que los dispositivos TTL estándares pero
son 4 veces más rápidos.

• TTL Schottky de baja potencia.

Comprende los dispositivos designados como 74LSxx y 74LSxxx

(74LS83.74LS221).
Consumen 5 veces menos potencia que los dispositivos TTL estándares y
son igual de rápidos. Esta es la subfamilia más utilizada entre todas
las divisiones de la familia TTL.

LA FAMILIA LOGICA CMOS

La familia lógica CMOS es, junto con la TTL, una de las familias lógicas mis populares. Utiliza
transistores MOSFET como elementos básicos de conmutación.

CMOS es una abreviación de Complementary Metal Oxide Semiconductors

(semiconductores complementarios de óxido metálico).

Los circuitos integrados digitales fabricados mediante tecnología CMOS se pueden agrupar
en las siguientes categorías o subfamilias básicas:
22
CMOS de alta velocidad (HC)

CMOS compatible con TTL (HCT)

CMOS equivalente a TTL (C)

Familia CMOS estándar

La familia CMOS estándar comprende principalmente los dispositivos que se designan como
40XX (4012. 4029. etc.) y 45XX (4528. 4553. etc.). Existen dos series generales de
dispositivos CMOS designadas "A" y "B".

"A" contienen una circuitería interna con protección a descarga electrostática. (4011 *
4011A)

"B" tienen frecuencias de operación más altas, tiempos de propagación más cortos. ( 4029B
)

Estado bajo = 0 a 0.3*VDD

Estado incertidumbre=0.3*VDD-0.7*VDD

Estado alto = 0.7*VDD a VDD

Consumo = 10 nW

Tiempo de propagación = 30 ns

• CMOS equivalente a TTL

(74C14, 74C164, etc).

Son iguales en el orden de terminales (especialmente los de la serie 74L).

• CMOS de alta velocidad.

(74HC85,74HC373).

La serie 74HC ofrece velocidades de operación comparables a los de la serie 74LS (TTL
Schottky de baja potencia)

23
• CMOS de alta velocidad con entradas TTL.

(74HCT74, 74HCT190. etc.).

Los dispositivos HCT constituyen la mejor alternativa de que se dispone actualmente para
convertir, total o parcialmente, sistemas basados en lógica TTL a lógica CMOS.

3.2 circuitos de pulsos

Una señal de pulsos es una sucesión alternada de niveles bajos y altos de voltaje.

Circuitos de reloj

Un reloj es un circuito que genera una señal continua de pulsos. Los relojes se utilizan para
sincronizar la operación de sistemas digitales y realizar funciones de temporización.

Terminología de circuitos de pulsos

astable: que no tiene estado estable.

biestable: que tiene dos estados estables.

flip-flop: circuito capaz de almacenar un 1 ó un 0.

glitch: pulso indeseable que provoca el funcionamiento erróneo de un circuito.

monoestable: que tiene un sólo estado estable.

registro de almacenamiento: grupo de flip-flops que almacena datos de varios bits.

24
registro de desplazamiento: registro capaz de desplazar datos hacia la derecha o hacia la
izquierda.

El circuito integrado 555

Actualmente, casi todas las fábricas de circuitos integrados, incluyendo las grandes
empresas japonesas de semiconductores, producen el 555 bajo distintas denominaciones o
referencias, tanto en tecnología bipolar como CMOS.

Signetics NE555

Fairchild uA555

National Semiconductor LM555

Texas Instruments SN72555

Exar XR-555

RCA CA555

Philips/Sylvania ECG555

Harris HA 1755

Motorola MC555

Toshiba TA7555P

Descripción general

El circuito integrado 555 es un dispositivo altamente estable que se utiliza para la

generación de señales de pulsos. En la figura se muestra su distribución funcional de pines
y las dos formas de presentación más usuales: el encapsulado de doble tila o DIP (Dual-ln
line Package) y el metálico.

25
tensiones de alimentación = 4.5 V a 18 V

corrientes de salida = 200 mA

TEORIA DE FUNCIONAMIENTO

Consta, básicamente, de

02 comparadores de voltaje (Ul y U2)

01 flip-flop (U3)

01 amplificador de corriente o buffer (U4)

01 transistor de descarga (Ql).

Las resistencias Ra, Rb y Re de 5 Kohms sirven como divisores de voltaje.

26
El comparador superior (U1) se denomina comparador de umbral o de threshold (léase
tresjol) y el inferior (U2) comparador de disparo o de trigger (léase triguer).

El funcionamiento de cada comparador es muy sencillo: cuando en la entrada (+) se aplica

un voltaje mayor que el de la entrada (-), la salida del comparador es un nivel alto. Si, por el
contrario, en la entrada (+) se aplica un voltaje menor que el de la entrada (-), entonces la
salida es un nivel bajo.

Los voltajes anteriores se denominan voltajes de referencia. La función de Ra, Rb y Re es,

precisamente, establecer estos voltajes de referencia. El voltaje extemo aplicado a la
entrada (+) de U1 se denomina voltaje de umbral y el aplicado a la entrada (-) de U2 voltaje
de disparo.

El voltaje de referencia de ambos comparadores se puede variar mediante un voltaje

externo aplicado al pin 5 (CONTROL o CNT). Este terminal se utiliza para modular pulsos, es
decir para variar sus características de acuerdo a una señal de control. En condiciones
normales, se recomienda conectar el pin 5 a tierra a través de un condensador de 0.01 uF.
27
La salida de U1 está conectada internamente a la entrada R (reset) del flip-flop (U3) y la
salida de U2 a la entrada S (set) del mismo. La función de este circuito es memorizar un
nivel alto o bajo de voltaje en su salida Q, dependiendo del estado de las entradas R y S. La
sal ida "0 tiene siempre un estado contrario al de la salida Q.

La operación del flip-flop (figura 251) es muy simple: cuando se aplica momentáneamente
un altó a la entrada S y la entrada R está en bajo la salida Q se hace alta. En cambio, si se
aplica un alto a R y S está en bajo, la salida Q se hace baja.

En el primer caso, se dice que el flip-flop está set, es decir con un 1 en su salida, y en el
segundo que esta reset, es decir con un 0.

Cuando las entradas R y S se hacen ambas bajas, el estado de salida previamente

establecido se mantiene, es decir queda memorizado. Cuando R y S se hacen altas, el
estado de la salida Q es ambiguo.

El flip-flop se comporta como una especie de interruptor o caja de seguridad con memoria
que atrapa o captura un 1 ó un 0, y no cambia de estado hasta que no se establezca la
combinación apropiada de niveles en las entradas R y S.

El pin 4 (RESET o RST) hace baja la salida Q cuando recibe un nivel bajo, sin importar el
estado de las entradas R y S.

En condiciones normales, este pin debe mantenerse a un nivel alto para que el dispositivo
opere correctamente. No se recomienda dejarlo al aire.

La salida Q del flip flop alimenta el buffer o amplificador de corriente U4 y la salida Q Ia

base del transistor Q1. El propósito del buffer es aumentar la capacidad de corriente del
flip-flop.
28
La salida del buffer es accesible externamente desde el pin 3 (OUTPUT o OUT). Este pin es la
salida del chip.

El transistor Q1 se utiliza como un interruptor controlado digitalmente. Cuando la salida Q

es alta, Q1 conduce, es decir se cierra, y cuando Q es baja deja de conducir, es decir, se
abre. En el primer caso, se dice que Q1 está on o saturado y en el segundo que está off o en
corte .

Operación en el modo astable

En la figura 252 se muestra la forma de conectar el circuito integrado 555 en el modo

astable, es decir como generador de trenes de pulsos. Esta configuración se denomina
comúnmente circuito de reloj o, simplemente, reloj. Observe que la entrada de umbral
(TRH, pin 6) está conectada a la entrada de disparo (TRG, pin 2).

El circuito formado por las resistencias R1 y R2 y el condensador C1 controla el voltaje de

entrada de los comparadores. Cuando se conecta la fuente de alimentación, este voltaje es
de 0 V porque C1 está completamente descargado. Bajo esta condición, el comparador de
umbral aplica un bajo a la entrada R del flip-flop y el de disparo un alto a la entrada S.

Como resultado, la salida del circuito (OUT. pin 3) es de nivel alto. Al mismo tiempo, la
salida Q del flip-flop es de nivel bajo, el transistor de descarga está off, es decir en estado
de corte, y C1 comienza a cargarse libremente a través de R1 y R2. A medida que C1 se
carga, el voltaje en sus terminales crece hasta alcanzar el valor de umbral (2/3 de Vcc).

29
Cuando esto sucede, el comparador de umbral aplica un alto a la entrada R del flip-flop y el
de disparo un bajo a la entrada S del mismo. Como resultado, la salida del circuito (OUT, pin
3) se hace baja, la salida Q se hace alta, el transistor pasa al estado on, es decir conduce, y
el condensador Cl comienza a descargarse a través de la resistencia R2.

Cuando el voltaje sobre C1 se hace ligeramente inferior al voltaje de disparo (1/3 de Vcc), el
comparador de disparo aplica un alto a la entrada S del flip-flop y el de umbral un bajo a la
entrada R. La salida del circuito se hace nuevamente alta y se repite el mismo ciclo anterior.

Como resultado de la carga y descarga de Cl, la salida oscila indefinidamente entre los
niveles alto y bajo, entregando de esta forma un tren continuo de pulsos de determinada
frecuencia. En la figura 253 se resume gráficamente el proceso.

El tiempo que demora el condensador C1 en cargarse desde Vcc/3 (voltaje de disparo)

hasta 2/3 de Vcc (voltaje de umbral) se denomina tiempo de carea (Te) y se evalúa
mediante la siguiente fórmula

Durante el tiempo de carga, la salida del circuito (OUT, pin 3) es de nivel alto. El tiempo que
demora Cl en descargarse desde 2/3 de Vcc hasta 1/3 de Vcc se denomina tiempo de
descarga (Td) y se calcula mediante la siguiente fórmula:

30
Durante el tiempo de descarga, la salida del circuito (OUT, pin 3) es de nivel bajo. El tiempo
de descarga es siempre más rápido que el de carga porque depende únicamente de los
valores de R2 y Cl. La suma de los tiempos de carga y descarga define el periodo (T) de la
señal de salida. Por tanto:

El inverso del período (1/T) es, por definición, la frecuencia, es decir el número de pulsos
que se producen en un segundo. Por consiguiente:

La relación porcentual entre el tiempo de carga y el período (Tc/T) define el duty cycle o
ciclo útil (D) de la señal de salida. Es decir:

Cuanto mayor sea el tiempo de carga, mayor es el duty cycle y viceversa. Para una señal con
los mismos tiempos de carga y descarga, D=50%. El siguiente ejemplo aclara el uso de las
fórmulas anteriores para analizar y diseñar circuitos de pulsos con el 555.

Ejemplo.

Determine los tiempos de carga y de descarga del condensador C1 así como el período, la
frecuencia y el duty cycle de la señal de salida para el circuito de la figura 252 si R1= 1KΩ,
R2=120kΩy C1=0.01 uF.

31
Se puede instalar un condensador de 0.01 uF entre el pin 5 del 555 y tierra para mejorar la
estabilidad de la frecuencia de salida del circuito.

Solución.

Para evaluar el tiempo de carga de C1, utilizamos la fórmula de Tc:

Durante estos 839 us de carga, la señal de salida permanece en el estado alto.

Para evaluar el tiempo de descarga de C1, utilizamos la fórmula de Td:

Durante estos 832 us de descarga, la salida permanece en bajo. Como puede deducirse de
este resultado, el tiempo de descarga (832 us) es menor que el de carga (839 us).

Para evaluar el período de la señal de salida, utilizamos la fórmula de T:

Este tiempo (1.67 ms) es el que dura un solo ciclo de la señal de salida. Para evaluar la
frecuencia (número de ciclos que se producen en un segundo) utilizamos la fórmula de f:

32
El oído humano puede captar frecuencias entre 20 Hz y 20 KHz.

Para evaluar el duty eyele o ciclo útil de la señal de salida, utilizamos la fórmula de D:

Este valor de duty cycle (50%) implica que la señal de salida es simétrica, es decir, dura
prácticamente el mismo tiempo en alto que en bajo. En otras palabras, se trata de una onda
cuadrada.

Operación en el modo monoestable

En la figura se muestra la forma de conectar el circuito integrado 555 en el modo

monoestable, es decir como generador de pulsos de duración definida. Esta configuración
se denomina comúnmente temporizador o one-shot (un disparo). Observe que la entrada
de umbral (TRH, pin 6) está conectada a la salida de descarga (DSC, pin 7).

Operación en el modo monoestable

En la figura se muestra la forma de conectar el circuito integrado 555 en el modo

monoestable, es decir como generador de pulsos de duración definida. Esta configuración
se denomina comúnmente temporizador o one-shot (un disparo). Observe que la entrada
de umbral (TRH, pin 6) está conectada a la salida de descarga (DSC, pin 7).

El circuito formado por las resistencias R1 y R2, el condensador C1 y el pulsador S1 controla

el voltaje de entrada aplicado a cada comparador y establece el momento de arranque y la
duración del pulso de salida.
33
En condiciones normales, con el pulsador S1 abierto, la entrada de disparo (TRG, pin 2) está
conectada a +Vcc a través de R2 y el comparador de disparo (U2) aplica un bajo a la entrada
S del flip-flop.

Al mismo tiempo, la salida del temporizador (OUT, pin 3) es de nivel bajo, la salida Q del
flip-flop es alta , el transistor Q1 está on, es decir saturado y su colector (DSC, pin 7)
descarga el condensador Cl y conecta a tierra la entrada de umbral (TRH, pin 6).

Como resultado, el comparador de umbral aplica un bajo a la entrada R del flip-flop. Puesto
que la entrada S del mismo es también de nivel bajo, el estado previo de la salida (OUT, pin
3) se mantiene, es decir sigue en bajo.

Cuando se pulsa momentáneamente S1 (nota: se descarga el capacitor), el pin 2 (TRG)

recibe un bajo y el comparador de disparo aplica un alto a la entrada S del flip-flop. Como
resultado, el pin 3 (OUT) pasa del estado bajo al estado alto.

Al liberar S1, la entrada S retoma otra vez al estado bajo pero la salida se mantiene alta.

Al mismo tiempo, la salida Q del flip-flop es baja, el transistor Q1 está off y el condensador
C1 comienza a cargarse a través de la resistencia R1. Cuando el voltaje sobre C1 se hace
ligeramente superior a los 2/5 de Vcc, el comparador de umbral aplica un alto a la entrada
R del flip-flop y la salida del circuito (OUT) se hace nuevamente baja.

Como consecuencia de este proceso, la salida ha permanecido en alto durante un

determinado tiempo, contado a partir del momento en que se aplicó la señal de disparo
mediante S1. En otras palabras, el circuito ha emitido un pulso. La duración de este pulso se
denomina período de temporización y se calcula mediante la siguiente fórmula:

Solución. Remplazando R1 y C1 por sus valores correspondientes, obtenemos:

34
Es decir, el circuito genera un pulso de 110 segundos de duración (casi dos minutos)
contados a partir del momento en que se acciona el interruptor de arranque. Este pulso
puede utilizarse para varios propósitos, especialmente para temporizar eventos.

El sistema de codificación BCD

Estrictamente hablando, el BCD no es un sistema numérico como lo son el binario o el

decimal. Se trata, más bien, de un sistema de representación intermedio que resulta muy
conveniente para convertir información binaria en decimal o viceversa.

Ejemplo

Tenga presente que el resultado obtenido (0100 1001 0111 1001) no es el equivalente
binario del número decimal 4975 como tal sino el de cada dígito considerado en forma
independiente. En contraste, el equivalente binario de 4975 es 100110 1101111.
FUNCIONES DE LA LOGICA COMBINACIONAL

En este capítulo se presentan distintos tipos de circuitos lógicos combinacionales.

35
sumadores, comparadores, decodificadores, codificadores, convertidores de código, multiplexores (selectores de
datos), demultiplexores y generadores/comprobadores de paridad.

SUMADORES BÁSICOS

Comprender el funcionamiento de un sumador básico es fundamental en el estudio de los sistemas digitales. En esta
sección se presentan el semisumador y el sumador completo.

Recordemos las reglas básicas de la suma binaria

0+0=0

0+1=1

1+0=1

1 + 1 = 10

1+1+1=11

El semi-sumador

Un semi-sumador admite dos dígitos binarios en sus entradas y genera dos dígitos binarios en sus salidas: un bit de
suma y un bit de acarreo.

Símbolo lógico de un semi-sumador.

Tabla de verdad de un semi-sumador y diagrama lógico

El sumador completo

Un sumador acepta dos bits de entrada y un acarreo de entrada, y genera una salida de suma y un acarreo de salida.

Símbolo lógico de un sumador completo.

36
Tabla de verdad de un sumador completo y diagrama lógico

SUMADORES BINARIOS EN PARALELO

Para formar un sumador binario en paralelo se conectan dos o más sumadores completos.

Para sumar dos números binarios, se necesita un sumador completo por cada bit que tengan los números que se
quieren sumar. Así, para números de dos bits se necesitan dos sumadores, para números de cuatro bits hacen falta
cuatro sumadores, y así sucesivamente. La salida de acarreo de cada sumador se conecta a la entrada de acarreo del
sumador de orden inmediatamente superior, como se muestra en la Figura 6.7 para un sumador de 2 bits. Téngase
en cuenta que se puede usar un semi-sumador para la posición menos significativa, o bien se puede poner a 0 (masa)
la entrada de acarreo de un sumador completo, ya que no existe entrada de acarreo en la posición del bit menos
significativo

bits menos significativos =LSB

Diagrama de bloques de un sumador paralelo de 2 bits básico utilizando dos sumadores completos

37
Sumadores en paralelo de cuatro bits

Un grupo de cuatro bits se denomina nibble, Un sumador básico en paralelo de 4 bits se implementa mediante
cuatro sumadores completos

Diagrama de bloques

Símbolo lógico

COMPARADORES

La función básica de un comparador consiste en comparar las magnitudes de dos cantidades binarias para
determinar su relación. En su forma más sencilla, un circuito comparador determina si dos números son iguales.
38
Igualdad

Como ya vimos en el Capítulo 3, la puerta OR-exclusiva se puede emplear como un comparador básico, ya que su
salida es 1 si sus dos bits de entrada son diferentes y 0 si son iguales. La Figura 6.19 muestra una puerta OR-exclusiva
utilizada como comparador de 2 bits.

Para comparar números binarios de dos bits, se necesita una puerta OR-exclusiva adicional. Los dos bits menos
significativos (LSB) de ambos números se comparan mediante la puerta G1 y los dos más significativos (MSB) son
comparados mediante la puerta G2, como se muestra en la Figura 6.20. Si los dos números son iguales, sus
correspondientes bits también lo son, y la salida de cada puerta OR-exclusiva será 0. Si los correspondientes
conjuntos de bits no son idénticos, la salida de la puerta OR-exclusiva será un 1.

Diagrama lógico de la comparación de igualdad de dos números de 2 bits.

Símbolo lógico para un comparador de 4 bits con indicación de desigualdad.

Diagrama de pines y símbolo lógico del comparador de magnitud de 4 bits 74HC85 (la numeración de los pines se
muestra entre paréntesis).

39
Comparador de 8 bits formado por dos 74HC85

DECODIFICADORES

La función básica de un decodificador es detectar la presencia de una determinada combinación de bits (código) en
sus entradas y señalar la presencia de este código mediante un cierto nivel de salida.

El decodificador binario básico

Supongamos que necesitamos determinar cuándo aparece el número binario 1001 en las entradas de un circuito
digital.

40
EJEMPLO Determinar la lógica requerida para decodificar el número binario 1011 de manera que produzca un nivel
ALTO en la salida.

El decodificador de 4 bits

Para poder decodificar todas las posibles combinaciones de cuatro bits, se necesitan dieciséis puertas de
decodificación (24 =16). Este tipo de decodificador se denomina comúnmente decodificador de 4 líneas a 16 líneas,
ya que existen cuatro entradas y dieciséis salidas, o también se le llama decodificador 1 de 16, ya que para cualquier
código dado en las entradas, sólo se activa una de las dieciséis posibles salidas. En la Tabla 6.4 se muestra una lista
de los dieciséis códigos binarios y sus correspondientes funciones de decodificación.

Símbolo lógico de un decodificador de 4-líneas a 16-líneas

41
Funciones de decodificación y tabla de verdad para un decodificador de 4-líneas a 16-líneas con salidas activas a
nivel BAJO.

EL DECODIFICADOR DE 4 entradas y 16 salidas 74HC154

CS1 CS2, son terminales que se usan solo en caso de que se necesiten decodificar 5 bits de entrada.

Decodificador de 5 bits construido con dos 74HC154

42
El decodificador BCD a decimal

Un decodificador BCD a decimal convierte cada código BCD (código 8421) en uno de los diez posibles dígitos
decimales. Frecuentemente, se le denomina decodificador de 4-líneas a 10-líneas o decodificador 1 de 10.

El decodificador BCD a decimal 74HC42.

El decodificador BCD a 7-segmentos

El decodificador BCD a 7-segmentos acepta el código BCD en sus entradas y proporciona salidas capaces de excitar
un display de 7-segmentos para generar un dígito decimal. En la Figura se muestra el diagrama lógico de un
decodificador básico de 7-segmentos.

43
EL DECODIFICADOR /CONTROLADOR BCD A 7-SEGMENTOS 74LS47

El 74LS47 es un ejemplo de circuito integrado que decodifica una entrada BCD y controla un display de 7-segmentos.

Entrada de comprobación. Cuando se aplica un nivel BAJO a la entrada LT y la entrada BI/RBO está a nivel ALTO, se
encienden los 7 segmentos del display. La entrada de comprobación se utiliza para verificar que ninguno de los
segmentos está fundido.

44
CODIFICADORES

Un codificador es un circuito lógico combinacional que, esencialmente, realiza la función “inversa” del decodificador.
Un codificador permite que se introduzca en una de sus entradas un nivel activo que representa un dígito, como
puede ser un dígito decimal u octal, y lo convierte en una salida codificada, como BCD o binario.

Codificador decimal-BCD

Este tipo de codificador tiene diez entradas, una para cada dígito decimal, y cuatro salidas que corresponden al
código BCD,

Diagrama lógico básico de un codificador decimal-BCD. No se necesita una entrada para el dígito 0, ya que las salidas
BCD están todas a nivel BAJO cuando no hay entradas a nivel ALTO.

EL CODIFICADOR DECIMAL-BCD 74HC147

El 74HC147 es un codificador con prioridad con entradas activas a nivel BAJO (0) para los dígitos decimales del 1 al 9,
y salidas BCD activas a nivel BAJO

45
MULTIPLEXORES (SELECTORES DE DATOS)

Un multiplexor (MUX) es un dispositivo que permite dirigir la información digital procedente de diversas fuentes a
una única línea para ser transmitida a través de dicha línea a un destino común. El multiplexor básico posee varias
líneas de entrada de datos y una única línea de salida. También posee entradas de selección de datos, que permiten
conmutar los datos digitales provenientes de cualquier entrada hacia la línea de salida. A los multiplexores también
se les conoce como selectores de datos.

Símbolo lógico y diagrama lógico de un selector/multiplexor de datos de una salida y cuatro entradas

Multiplexor de 16 entradas.

46
DEMULTIPLEXORES

Un demultiplexor (DEMUX) básicamente realiza la función contraria a la del multiplexor. Toma datos de una línea y
los distribuye a un determinado número de líneas de salida. Por este motivo, el demultiplexor se conoce también
como distribuidor de datos

Demultiplexor de 1-línea a 4-líneas

El decodificador 74HC154 utilizado como demultiplexor

47
Hasta ahora hemos visto el 74HC154 como decodificador de 4-líneas a 16-líneas (Sección 6.5). Este dispositivo, así
como otros decodificadores, se utiliza también en diversas aplicaciones como demultiplexor.

El conversor análogo-digital

Teoría del muestreo

La forma más eficaz para que un circuito digital o un computador puedan ver lo que ocurre en el mundo real es a
través de la toma de sucesivas muestras a lo largo del tiempo. Si un circuito digital se dedica exclusivamente a tomar
muestras de las señales externas, no deja espacio para otro tipo de operaciones.

48
Para digitalizar fielmente una señal análoga se requiere que la frecuencia de muestreo sea al menos diez veces la
frecuencia de la señal análoga de entrada.

Convertidores A/D integrados. Circuitos de aplicación.

ADC 0804

Existen varios circuitos integrados desarrollados especificamente para operar como convertidores A/D. La tabla
relaciona las características más destacadas de algunos de ellos.

La función del circuito de prueba es codificar o convertir a digital la diferencia de voltaje entre las entradas Vin(+)
(pin 6) y Vin(-) (pin 7). El voltaje de referencia, en este caso, es igual a 5.12 V. Puesto que la resolución del ADC 0804

49
es de 8 bits (0.39%), por cada 0.019V de incremento de voltaje en las entradas análogas, la cuenta binaria se
incrementa en 1.

El arranque del dispositivo se habilita cerrando momentáneamente el interruptor "START". Durante la operación
normal del convertidor, este interrup-tor debe permanecer abierto.

La entrada WR (pin 3) actúa como entrada de reloj, siendo pulsada por la salida INTR (pin 5) al final de cada
conversión A/D. Cada ciclo de conversión, se inicia cuando la entrada WR pasa de 0 a 1.

puede realizar de 5000 a 10000 conversiones por segundo. La resistencia Rl y el condensador Cl conectados a las
entradas CLK R (pin 19) y CLK IN (pin 4) del ADC0804 habilitan la operación del reloj interno.

El estado de las salidas de datos DB7 a DB0 (pines 11 a 18), activas altas, puede visualizarse mediante LED.

El ICL7106 contiene un conversor A/D y toda la circuitería de soporte necesaria para visualizar digitalmente la
información análoga en una pantalla de cristal liquido (LCD) de 3 1/2 dígitos, incluyendo un reloj, una referencia de
voltaje y decodificadores, drivers de siete segmentos.

El convertidor A/D ICL7106 necesita únicamente 10 componentes pasivos extemos y un display de cristal líquido ,
mide voltajes entre 0 y 200 mV pero usted puede adecuarlo para medir prácticamente cualquier variable física:
temperatura, humedad, presión, velocidad, luminosidad, radiaciones, etc.

50
51