l "flip-flop" J-K, es el más versátil de los flip-

flops básicos. Tiene el carácter de seguimiento

de entrada del flip-flop D sincronizado, pero Índice
tiene dos entradas, denominadas
tradicionalmente J y K. Si J y K son diferentes, Conceptos
la salida Q toma el valor de J durante la subida de
del siguiente pulso de sincronismo. Electrónica

Examinar Estructura Aplicaciones Circuitos

Digitales

Operaciones
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son Secuenciales
ambos high (alto), entonces en la siguiente subida de clock la salida cambiará de estado.
Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados Aplicaciones
ambiguos. Puede actuar tambien como un flip-flop T para conseguir la acción de del Flip-
permutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de Flop J-K
permutar el estado, encuentra un uso extensivo en los contadores binarios.

Flip-Flops

Atrás
HyperPhysics*****Electricidad y Magnetismo M Olmo R Nave
 Estructura del Flip-Flop J-K

A la derecha se tiene una

versión simplificada del
versátil flip-flop J-K. Nótese
que las salidas se
retroalimentan para habilitar
las puertas NAND. Esto es lo
que le proporciona la acción
de permutación cuando
J=K=1.

Índice

Si bien esta implementación del flip-flop J-K con cuatro puertas NAND funciona en Conceptos
principio, hay problemas que surgen con el tiempo ("timing"). El pulso de "timing" debe de
ser muy corto porque un cambio en Q antes de que aquel se apague puede conducir el Electrónica
circuito a una oscilación llamada "carrera". Los circuitos integrados modernos son tan
rápidos que esta sencilla versión del flip-flop J-K no es práctica (pusimos uno en el Circuitos
laboratorio con un chip de 4-NAND disponible y era muy inestable frente a las carreras). Digitales

El siguiente paso para hacer uso del versátil flip-flop J-K es usar cuatro puertas NAND
adicionales para crear el flip-flop JK Master-Slave que tiene dos flip-flops set/reset
encauzados, usados como "latches" de una manera que suprime la "carrera".

Ejemplo de Permutación
Flip-Flops

Atrás
HyperPhysics*****Electricidad y Magnetismo M Olmo R Nave
 Ejemplo de Permutación: Flip-Flop J-K
La subida hacia positivo (SHP) del clock (pulso de
sincronismo), habilita la permutación de la salida
Q. La condición de "habilitación", no persiste
durante toda la fase positiva del clock. Las
entradas J y K por sí solas no pueden originar una
transición, sino que sus valores en el momento del
SHP determina la salida de acuerdo con la tabla de
verdad. Esto es una aplicación del versátil flip-flop
J-K. Como esta versión de 4-NAND del flip-flop
J-K está sometida al problema de la "carrera", se
desarrollo el Flip Flop J-K Master-Slave para Índice
proporcionar un circuito mas estable con la misma
función. Conceptos
de
El Flip Flop J-K Master-Slave tiene dos flip flops SR encauzados, usados como "latches" Electrónica
de forma que suprime el comportamiento de "carrera". Otra forma de mirar este circuito es
la de dos flip-flops J-K atados juntos, con el segundo impulsado por una señal de clock Circuitos
invertida. Digitales

Referencia
Tocci
Digital
Systems,
p170

Cuando el clock realiza una transición positiva, la sección master se dispara pero la sección
slave no, ya que su clock está invertido. En el semiciclo del clock, en la transición
descendente, el clock invertido tiene una transición positiva y dispara la sección slave. La
salida final Q sigue entonces la salida M de la sección master después de un semiciclo del
clock.
 Flip-Flops

Atrás
HyperPhysics*****Electricidad y Magnetismo M Olmo R Nave

Índice

Conceptos de

Transferencia de Datos, Flip-Flop J-K Electrónica

Circuitos
Digitales
En la transferencia de datos síncrona entre
dos flip-flops J-K, una señal de transferencia en
Transferencia
la entrada del clock causa que el estado de la
de Datos
celda A se transfiera a la celda. La señal de
transferencia se puede aplicar a varias de tales
Aplicaciones
celdas en serie para crear un "registro de
del Flip-Flop
desplazamiento" (shift register).
J-K

Referencia
Tocci
 Digital
En la transferencia de datos asíncrona, Systems, Sec
el pulso de transferencia se puede 5-9, 5-17
aplicar en cualquier momento, para
forzar los datos en las
entradas asíncronas de set y clear,
almacenando los datos
independientemente de lo que suceda
en las otras entradas.

Flip-Flops

Atrás
HyperPhysics*****Electricidad y Magnetismo M Olmo R Nave

Inestabilidad del Flip-Flop J-K o "Carrera"

Una versión simplificada del versátil flip-
flop J-K. Obsérvese que las salidas se
retroalimentan a las puertas
NAND habilitadas. Esto es lo que le da la
acción de conmutación cuando J=K=1. La
conmutación puede ser un comportamiento
deseado, pero en general, se desea que los
tiempos de conmutación sean controlados
por los pulsos de clocks como
habilitadores para poder controlar y
predecir la salida.

Para esta versión del flip-flop J-K, la conmutación se activaría en cualquier momento en que el clock
tuviera el valor 1 y la velocidad de activación estaría determinada por el retardo de propagación a lo
largo del circuito. El valor de la salida en cualquier momento no sería predecible por el estado del
clock. Esto da lugar a lo que se llama "carrera" o "condición de carrera". Esta conmutación no
controlada puede suprimirse utilizando la disposición master-slave en la que la transmisión del valor J a
la salida se retrasa medio ciclo de clock y no se retroalimenta inmediatamente a la entrada.

Ejemplo de Permutación
Flip-Flops