UNIVERSIDAD SIMON BOLIVAR.

DEPARTAMENTO DE ELECTRONICA Y CIRCUITOS.

ELECTRONICA DIGITAL: EC-3713.
LOGICA SECUENCIAL / RESUMEN.

EL RELOJ, TIMER ó CLOCK: LM 555.

1.- El reloj, Timer o Clock: es un circuito integrado que funciona como

monoestable y
principalmente como oscilador (astable).

Astable: es un circuito de conmutación regenerativo que no tiene ningún

estado
estable y que por lo tanto conmuta continuamente en uno y otro
sentido
entre 2 estados metaestables.

2.- Características generales:

a.) Se adapta excelentemente a la familia TTL.
b.) Tiempos de operación entre Microsegundos y horas dependiendo de la
configuración.
c.) Duty cicle ajustable:
Duty cicle, ciclo de trabajo ó ciclo útil: es el porcentaje de tiempo
que
está en su nivel ALTO la
señal
del reloj.

Período de la señal = T
T = TH + TL

Frecuencia de la señal = f
f = 1/T

Duty cicle = %D
%D = (TH/T) 100%

Los cambios de la señal entre ALTO a BAJO ó BAJO a ALTO se llaman

transiciones de ALTO a BAJO ó BAJO a ALTO.

1
d.) Voltaje de alimentación: Vcc = 4.5 a 18 volts dc.
e.) Corriente de salida máxima: Io = 200 ma.
f.) Potencia de disipación máxima: Pmáx = 600 mW.

3.- Configuración externa:

El funcionamiento es en base a biestables ó sino transistores que

funcionan entre las zonas de corte y saturación.

4.- Configuración como monoestable:

a.) La salida siempre está BAJA en estado no activo.

b.) El monoestable funciona con frente de bajada en el PIN 2.
c.) El pulso en el PIN 2 tiene que subir inmediatamente cuando la salida está
activa (ALTA).
d.) El tiempo del monoestable es Tmon= 1.1 RA C
e.) Para hacer un reset en el circuito se coloca un pulso de voltaje negativo
en el
PIN 4.

Curva lógica ó Time table de las entradas y salidas en función del

tiempo:

2
5.- Configuracion como Astable para %D < 33%.

T = 0.693 (RA + 2 RB) C

1.44
f = --------------
(RA + 2 RB) C

RB
%DC = ----------- x 100%
RA + 2 RB

se mantiene siempre: RB < RA

Condición para el PIN 4:

PIN 4 SALIDA
0 0
1 ASTABLE

3
Ej.: Para un %DC = 21% y un período T = 20 segs.

Escojemos el valor de uno de los componentes y calculamos los otros dos.

Tenemos por lo tanto:

RA = 25 KΩ,
RB = 10 KΩ y
C = 1.5 µf.

6.- Configuracion como Astable para %D = 50%.

TH = 0.693 RA C

RA RB ( RB - 2 RA )
TL = -------------- C x ln -------------------
(RA + RB) ( 2 RB - RA )

T = TH + TL

manteniéndose la condición necesaria: RB < (1/2) RA.

Condición para el PIN 4:

PIN 4 SALIDA
0 0
1 ASTABLE

4
Ej.: Para un período T = 4 segs.

Escojemos el valor de uno de los componentes y calculamos los otros dos.

Tenemos por lo tanto:

RA = 51 KΩ,
RB = 22 KΩ y
C = 56 µf.

MONOESTABLE.

1.- Monoestable: es un circuito que estando en un estado estable, es activado,

pasa a otro
estado estable por un tiempo determinado y después vuelve a su
estado
estable inicial. Existe como un circuito digital integrado TTL.

2.- Características generales:

a.) Posee salida programable: tiempo de ancho de pulso variable de 35 ns.
(Resistencia y
Condensador internos) y 40 ns. a 28 segundos (con componentes externos).
b.) Vcc = 4.5 a 5.5 volts dc.

3.- Clasificación:
I.- 74121 y 74221: (1 y 2) Monoestable(s) con entradas Schmitt-Trigger.
II.- 74122 y 74123: (1 y 2) Monoestable(s) Redisparable(s).

4.- Monoestable con entradas Schmitt-Trigger 74121:

a.) Configuración externa:

5
b.) Tabla de la Verdad:

IN OUT
A1 A2 B Q Qn
L X H L H
X L H L H
X X L L H
H H X L H
H S H SHB BLS
S H H SHB BLS
S S H SHB BLS
L X B SHB BLS
X L B SHB BLS

en donde: S se denota como frente o transición de subida y

B se denota como frente o transición de bajada.
SHB se denota como un cambio de estado de LOW a HIGH, se mantiene en HIGH durante
un tiempo
Tmon y luego pasa a LOW.
BLS se denota como un cambio de estado de HIGH a LOW, se mantiene en LOW durante
un tiempo
Tmon y luego pasa a HIGH .

5.- Sí no se coloca ninguna configuración externa entre las patas 10 y 11 el

monoestable
al activarse reaccionará en un tiempo (T mon) de 35 ns. típico. Sí se quiere
cambiar el
tiempo de activación (Tmon) se monta la siguiente configuración:

6
 Tmon = RA C ln 2
Tmon = 0.7 Ra C
Ej.: Sí deseamos tener un Tmon = 0.1 segs. ----> RA = 7 KΩ y C = 20 µf.

6.- Monoestable con entradas Schmitt-Trigger (2): 74221

a.) Configuración externa:

b.) Tabla de la Verdad:

IN OUT
CLEAR A B Q Qn
L X X L H
X H X L H
X X L L H
H L S SHB BLS
H B H SHB BLS
S L H SHB BLS

Sí en el momento que está activo el monoestable (Q=1) se aplica un frente de

bajada en CLEAR la salida Q se hace cero (Q=0). Sí se desea cambiar el tiempo de
activación se hace lo mismo que con el 74121.

7.- Monoestables redisparables: 74122 y 74123.

a.) Configuración externa (74122):

7
b.) La configuración externa del monoestable 74123 es similar al monoestable
74221.

c.) La diferencia básica con las configuraciones anteriores es que una vez activado
el
monoestable (Q=1) a través de los frentes de subida o bajada en sus entradas,
su salida
permanecerá activa por un tiempo predeterminado (T mon), si en ese tiempo se
vuelve a
introducir algún frente de subida ó bajada en sus entradas la salida se mantendrá
activa
por otro tiempo predeterminado más (T mon). Si no se introduce otro frente o
cambio
más en las entradas durante ese lapso de tiempo, la salida Q del monoestable se
hará
cero.

d.) Tabla de la Verdad del monoestable 74122:

IN OUT
CLEAR A1 A2 B1 B2 Q Qn
L X X X X L H
X H H X X L H
X X X L X L H
X X X X L L H
H L X S H SHB BLS
H L X H S SHB BLS
H X L S H SHB BLS
H X L H S SHB BLS
H H B H H SHB BLS
H B B H H SHB BLS
H B H H H SHB BLS
S L X H H SHB BLS
S X L H H SHB BLS

8
e.) Tabla de la Verdad del monoestable 74123:

IN OUT
CLEAR A B Q Qn
L X X L H
X H X L H
X X L L H
H L S SHB BLS
H L H SHB BLS
S L H SHB BLS

8.- Tiempo de activación del monoestable (Tmon):

Depende de la compuerta.
Fórmula general:

Ra + 0.7
Tmon = K Ra C ----------
Ra

en donde:

K = 0.32 para 74122

K = 0.28 para 74123
K = 0.37 para 74L122
K = 0.33 para 74L123

[Tmon] está dado en nanosegs.

[Ra] está dado en KΩ y
[C] está dado en picofaradios.

9
 CIRCUITOS EQUIVALENTES, SIMBOLOS Y TABLAS DE LA VERDAD
DE BIESTABLES Y FLIP-FLOP.

1.- Biestable tipo S-R (Set-Reset) con compuertas NOR:

A.- Circuito equivalente: B.- Símbolo:

C.- Tabla de la Verdad:

S R Q* Qneg*
0 0 Q Qneg
0 1 0 1
1 0 1 0
1 1 0 0

2.- Biestable tipo S-R (Set-Reset) con compuertas NAND:

A.- Circuito equivalente: B.- Símbolo:

C.- Tabla de la Verdad:

10
 Sneg Rneg Q* Qneg*
0 0 1 1
0 1 1 0
1 0 0 1
1 1 Q Qneg
3.- Biestable tipo S-R con entrada de inhabilitación (Enable):

A.- Circuito equivalente: B.- Símbolo:

La entrada Enable hace la función de inhabilitación en los cambios de

estado a la salida respecto a las variables de entrada.

C.- Tabla de la Verdad:

S R Enabl Q* Qneg*
e
0 0 1 Q Qneg
0 1 1 0 1
1 0 1 1 0
1 1 1 1 1
X X 0 Q Qneg

4.- Biestable tipo D:

A.- Circuito equivalente: B.- Símbolo:

11
 C.- Tabla de la Verdad:

C D Q* Qneg*
1 0 0 1
1 1 1 0
0 X Q Qneg

5.- Flip-Flop tipo D disparado con frente de subida:

A.- Circuito equivalente: B.- Símbolo:

C.- Tabla de la Verdad:

6.- FLIP-FLOP tipo D disparado con frente de bajada:

A.- Símbolo:

B.- Tabla de la Verdad:

12
7.- FLIP-FLOP tipo D con entradas R-S (Preset y Clear) disparado con frente de
subida:

A.- Circuito equivalente: B.- Símbolo:

C.- Tabla de la Verdad:

13
8.- FLIP-FLOP tipo D con entradas R-S (Preset y Clear) disparado con frente de
bajada:

A.- Símbolo:

B.- Tabla de la Verdad:

9.- FLIP-FLOP tipo S-R (Master-Slave) disparado con frente de subida:

14
 A.- Circuito equivalente: B.- Símbolo:

C.- Tabla de la Verdad:

10.- FLIP-FLOP tipo S-R (Master-Slave) disparado con frente de bajada:

A.- Símbolo:

B.- Tabla de la Verdad:

15
11.- FLIP-FLOP tipo S-R (Master-Slave) con Preset y Clear disparado con frente de
subida:

A.- Circuito equivalente: B.- Símbolo:

16
 C.- Tabla de la Verdad:

12.- FLIP-FLOP tipo S-R (Master-Slave) con Preset y Clear disparado con frente de
bajada:

17
 A.- Símbolo:

B.- Tabla de la Verdad:

13.- FLIP-FLOP tipo J-K (Master-Slave) disparado con frente de subida:

18
 A.- Circuito equivalente: B.-
Símbolo:

C.- Tabla de la Verdad:

14.- FLIP-FLOP tipo J-K (Master-Slave) disparado con frente de bajada:

A.- Símbolo:

B.- Tabla de la Verdad:

19
15.- FLIP-FLOP tipo J-K con Preset y Clear disparado con frente de subida:

A.- Circuito equivalente: B.- Símbolo:

C.- Tabla de la Verdad:

16.- FLIP-FLOP tipo J-K con Preset y Clear disparado con frente de bajada:

20
 A.- Símbolo:

B.- Tabla de la Verdad:

17.- Flip-Flop tipo T disparado con frente de subida:

A.- Circuito equivalente: B.- Símbolo:

21
 C.- Tabla de la Verdad:

18.- Flip-Flop tipo T disparado con frente de bajada:

A.- Símbolo:

B.- Tabla de la Verdad:

REGISTROS DE DESPLAZAMIENTO.
22
A.- Con Flip-Flops tipo D:

B.- Para fijar el valor del estado en cada salida de un flip-flop:

I.- Entradas PR = 0 y CL = 1 para los Flip-Flop que deben tener salida Q igual a 1.
II.- Entradas PR = 1 y CL = 0 para los Flip-Flop que deben tener salida Q igual a 0.
III.-Entradas PR y CL = 1 y se produce para cada pulso del reloj ----> Qm-1 = Qm.

C.- Con Flip-Flops tipo J-K:

CLASIFICACCION GENERAL DE LAS MAQUINAS DE ESTADO.

23
 La clasificación general de las Máquinas de Estado es la siguiente:

A.- Máquinas de Mealy: sus salidas dependen tanto del estado como la entrad:

ST = f1(ET, QT) QT+DT = f2(ET, QT)

B.- Máquinas de Moore: sus salidas dependes solo del estado:

ST = f1(ET) QT+DT = f2(ET, QT)

Los frentes de subida ó bajada son también llamados transiciones y están

definidas de la siguiente forma:

Qn Qn+1 Transición Definición

0 a 0 0 0
0 a 1 a frente de subida
1 a 0 b frente de bajada
1 a 1 1 1

EJEMPLO DE MAQUINA DE MEALY

24
 Dado el siguiente circuito de 2 variables de estado:

El circuito produce la siguiente secuencia y la salida SL que depende de la

variable de entrada E:

E
0 0 0 1 1 1
Qon Q1n Q0n Q1n SL Q0n Q1n SL
+1 +1 +1 +1
0 0 0 0 0 0 1 1
0 1 0 1 0 1 0 1
1 0 1 0 0 1 1 0
1 1 1 1 1 0 0 0

Para simplificar se realiza la siguiente síntesis en la pareja de variables:

Q0Q1
00 = A
01 = C
10 = H
11 = R

La nueva tabla quedaría considerando la salida SL:

E
0 1
Q0nQ1n Q0n+1Q1n+1,SL Q0n+1Q1n+1,SL
A A,0 C,1
C C,0 H,1
H H,0 R,0
R R,1 A,0

Y el diagrama de transición queda de la siguiente forma:

25
 Los mapas de transición de Q0 y Q1 quedan de la siguiente forma:

El mapa de Karnough de SL queda:

Q1 Q0
E 00 01 11 10
0 0 0 1 0
1 1 0 0 1

SL

Diagrama de tiempo:
26
 EJEMPLO DE MAQUINA DE MOORE

Dado el siguiente circuito de 3 variables de estado:

X Y
00 01 11 10
Q3nQ2nQ1 Qn+1 TMA Qn+1 TMA Qn+1 TMA Qn+1 TMA
n RBI RBI RBI RBI
0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 1 1 0 0
0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0
0 1 1 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 0 1 1 0 0
1 0 1 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0
1 1 1 0 0 1 0 1 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0

Para simplificar se realiza la siguiente síntesis al trío de variables:

27
 Q3Q2Q1
000 = A
001 = B
011 = C
101 = D
111 = E

X Y
00 01 11 10
Q3nQ2nQ1 Qn+1 TMA Qn+1 TMA Qn+1 TMA Qn+1 TMA
n RBI RBI RBI RBI
A A 1 1 A 1 1 B 0 1 C 0 0
B B 0 1 B 01 D 0 0 E 0 0
C C 0 0 A 1 1 B 0 1 C 0 0
D E 0 0 E 0 0 E 0 0 E 0 0
E B 0 1 D 0 0 D 0 0 C 0 0

El diagrama de estado será igual a:

Diagrama de tiempo:
28
TABLA DE CONVERSION DE LOS MAPAS DE TRANSICION GENERAL

29
 A LOS DIFERENTES TIPOS DE FLIP-FLOP (D, J-K y T).

1.- PARA EL FLIP-FLOP TIPO D:

TRANSICION EN EL CAMBIA FLIP-FLOP

A
MAPA GENERAL TIPO D
a, 1 ------> 1
X ------> X
0, b ------> 0

2.- PARA EL FLIP-FLOP TIPO J-K:

A.- PARA J:

TRANSICION EN EL CAMBIA FLIP-FLOP

A
MAPA GENERAL TIPO J-K (J)
a ------> 1
b, 1, X ------> X
0 ------> 0

B.- PARA K:

TRANSICION EN EL CAMBIA FLIP-FLOP

A
MAPA GENERAL TIPO J-K (K)
b ------> 1
a, 0, X ------> X
1 ------> 0

3.- PARA EL FLIP-FLOP TIPO T:

TRANSICION EN EL CAMBIA FLIP-FLOP

A
MAPA GENERAL TIPO T
a, b ------> 1
X ------> X
1, 0 ------> 0

30
 EJEMPLO DE AUTOMATISMO SECUENCIAL.

Diseñe el circuito secuencial de una máquina que expende un producto

(PR) a Bs. 150,00 y en el cual solo se puede utilizar monedas de Bs. 100,00
y 50,00. El circuito secuencial puede proveer el producto solo o con vuelto
de Bs. 50,00.

Definiendo a Bs. 100,00 como 100 y Bs. 50,00 como 50, el diagrama de
estados es el siguiente:

Definición de estados y salidas: (5 estados, 3 Flip-Flops, 2 salidas)

No. Estado Salida

0 000
1 001
2 010
3 011 PR
4 100 PR50

31
 50 100
00 01 11 10
QCQBQA QCQBQA PRPR50 QCQBQA PRPR50 QCQBQA PRPR50 QCQBQA PRPR
n n+1 n+1 n+1 n+1 50
000 000 00 001 00 XXX XX 010 00
001 001 00 100 01 XXX XX 011 10
010 010 00 011 10 XXX XX 001 00
011 000 00 000 00 XXX XX 000 00
100 000 00 000 00 XXX XX 000 00

Ya que hay más de 4 variables, es mejor trabajar solo con los estados y
conectar a las entradas de los Flip-Flops con compuertas AND y OR a través
del control de las 2 variables de entrada.

Para 50 100 = 00

QCQBQA QCQBQA PRPR50 FCFBFA

n n+1
000 000 00 000
001 001 00 001
010 010 00 010
011 000 00 0bb
100 000 00 b00

Mapas de Transición general:

QA QB
QC 00 01 11 10
0 0 0 b 1
1 0 C C C

QAn+1

QA QB
QC 00 01 11 10
0 0 1 b 0
1 0 C C C

QBn+1

QA QB
QC 00 01 11 10

32
 0 0 0 0 0
1 b C C C

QCn+1

Mapas de Transición (tipo D):

QA QB
QC 00 01 11 10
0 0 0 0 1
1 0 C C C
__
DA = QA QB

QA QB
QC 00 01 11 10
0 0 1 0 0
1 0 C C C
__
DB = QA QB

QA QB
QC 00 01 11 10
0 0 0 0 0
1 0 C C C

DC = 0

Para 50 100 = 01

QCQBQA QCQBQA PRPR50 FCFBFA

n n+1
000 001 00 00a
001 100 01 a0b
010 011 10 01a
011 000 00 0bb
100 000 00 b00

Mapas de Transición general:

QA QB
QC 00 01 11 10
0 a a b b
1 0 C C C
33
 QAn+1

QA QB
QC 00 01 11 10
0 0 1 b 0
1 0 C C C

QBn+1

QA QB
QC 00 01 11 10
0 0 0 0 a
1 b C C C

QCn+1

Mapas de Transición (tipo D):

QA QB
QC 00 01 11 10
0 1 1 0 0
1 0 C C C
__ __
DA = QC QB

QA QB
QC 00 01 11 10
0 0 1 0 0
1 0 C C C
__
DB = QA QB

QA QB
QC 00 01 11 10
0 0 0 0 1
1 0 C C C
__
DC = QA QB

34
Para 50 100 = 10

QCQBQA QCQBQA PRPR50 FCFBFA

n n+1
000 010 00 0a0
001 011 10 0a1
010 001 00 0ba
011 000 00 0bb
100 000 00 b00

Mapas de Transición general:

QA QB
QC 00 01 11 10
0 0 a b 1
1 0 C C C

QAn+1

QA QB
QC 00 01 11 10
0 a b b a
1 0 C C C

QBn+1

QA QB
QC 00 01 11 10
0 0 0 0 0
1 b C C C

QCn+1

Mapas de Transición (tipo D):

35
 QA QB
QC 00 01 11 10
0 0 1 0 1
1 0 C C C

DA = QA ƒ QB

QA QB
QC 00 01 11 10
0 1 0 0 1
1 0 C C C
__ __
DB = QC QB

QA QB
QC 00 01 11 10
0 0 0 0 0
1 0 C C C

DC = 0

Gráfico del módulo general de un solo Flip-Flop tipo D para una variable:

36