LABORATORIO DE DISEÑO LÓGICO

UNIVERSIDAD AUTÓNOMA METROPOLITANA

AZCAPOTZALCO

LABORATORIO DE DISEÑO LÓGICO I

PRACTICA No. 3.

“DISEÑO DE CIRCUITOS COMBINATORIOS”

OBJETIVOS:

1. Diseñar e implementar circuitos combinatorios empleando compuertas

lógicas.
2. Diseñar e implementar circuitos combinatorios empleando VHDL.

DESARROLLO TEÓRICO.

1. Diseño de un comparador de magnitud.

1.1. Empleando compuertas lógicas, diseñar un circuito combinatorio que

compare dos números binarios de 3 bits c/u. Únicamente se tendrá salida
cuando ambos números sean iguales. Indicar el procedimiento de diseño.
1.2. Diseñar el comparador de magnitud del inciso 1.1 empleando VHDL.

2. Diseño de un generador de bit de paridad.

2.1. Empleando compuertas lógicas, diseñar un generador de paridad “IMPAR”

para un conjunto de 4 bits (debe generar el quinto bit). Indicar el
procedimiento de diseño.
2.2. Diseñar el generador de bit de paridad del inciso 2.2 empleando VHDL.

NOTA: Los diseños deberán hacerse usando el mínimo de circuitos integrados.

DESARROLLO EXPERIMENTAL.

i) Implementar y comprobar el funcionamiento del comparador magnitud de

dos números diseñado con compuertas lógicas.
ii) Implementar y comprobar el funcionamiento del comparador de magnitud de
dos números diseñado en VHDL.
iii) Implementar y comprobar el funcionamiento del generador de paridad
“IMPAR” diseñado con compuertas lógicas.
iv) Implementar y comprobar el funcionamiento del generador de paridad
“IMPAR” diseñado en VHDL.

MATERIAL.

 Circuitos integrados: Los que se necesiten según el diseño.

 6 interruptores dos polos un tiro.
 Tablilla de conexiones (Protoboard).
Prof. Francisco Javier Sánchez Rangel Página 3.1
 LABORATORIO DE DISEÑO LÓGICO

 Alambre telefónico.
 Cables de conexiones de alimentación.
 Pinzas de punta, de corte, y de pelar.
 Manual TTL Data Book.

EQUIPO:

 Fuente de voltaje de 5 V.
 Tarjeta de desarrollo NEXYS 3.

Prof. Francisco Javier Sánchez Rangel Página 3.2