Está en la página 1de 12

Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

CARRERA DE INGENIERIA MECANICA AUTOMOTRIZ

PRACTICA Nº-4
Compuertas Lógicas

INTEGRANTES:
Bernardo Josué Cevallos Ruiz
Cuenca Ramon Holger Santiago
Byron Adrián Clavijo Carreño
Víctor Luis Duran Duran
Carlos Tomás Flores Vicuña

DOCENTE:
Ing. Paul Ortiz Gonzalez

CATEDRA:
Electrónica Analógica y Digital

GRUPO:
2

CUENCA 03 DE ENERO DEL 2020


Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

Practica Nº- 4 Compuertas Lógicas


B. J. Cevallos, Member, IEE¹; H. S. Cuenca, Member, IEEE²; B. A. Clavijo, Member, IEEE³; V. L.
Duran, Member, IEEE4; C. T. Flores, Member, IEEE5

Abstract-. In a digital system, information is represented solely in Un sistema de numeración se caracteriza por su base, que es el
discrete or quantized form. Normally, only two discrete states are used, número de símbolos distintos que utiliza y además es el
denoted as logic 0 and logic 1. The algebra applicable to the binary coeficiente que determina cual es el valor de cada símbolo
system is known as Boolean algebra. We will be directly concerned with dependiendo de la posición que ocupe.
basic Boolean operations and the corresponding logic gates. Several
techniques have been developed to aid in the reduction of Boolean Los actuales sistemas de numeración son netamente
expressions to a minimum set of variables. One common technique is posicionales, en los que el valor relativo que representa cada
the Karnaugh map. This technique is helpful in designing digital
símbolo depende de su valor absoluto y de la posición que ocupa
systems. The three basic logic or Boolean operations are: NOT, AND,
and OR. These operations can be described using a truth table.
dicha cifra con respecto a la coma decimal. La coma decimal (,)
que separa la parte entera de la parte fraccionaria, en ambiente
In addition, the simulation and its assembly will be carried out on the informáticos, está representada por el punto decimal (.).
PCB board.
Según [3] se llama Base de un sistema de numeración al número
Keywords: Karnaugh map, truth table, Boolean algebra, Logic or de caracteres que se emplea, o bien al número que expresa
Boolean operations, PCB board, logic gates
cuantas unidades de un orden se necesitan para formar el
I. INTRODUCCIÓN mediato superior.

Decimal.- Su origen lo encontramos en la India y fue introducido

E n el desarrollo de la práctica # 4 de laboratorio refleja


los conocimientos teóricos adquiridos los mismos
que han sido impartidos por el docente, los mismos
que después de un análisis metódico se ha procedido a dar solución
en España por los árabes. Es [4] un sistema de base 10; i.e.
emplea 10 caracteres o dígitos diferentes para indicar una
determinada cantidad: 0, 1, 2, 3, 4, 5, 6, 7, 8, y 9. Es un sistema
a los problemas propuestos acerca de los amplificadores posicional, de manera que el e valor de cada cifra depende de su
operacional. Con el respectivo análisis práctico de los dos posición dentro de la cantidad que representa. [5]
circuitos procedemos con sus respectivas simulaciones usando el
Binario. – En [4] el sistema binario emplea únicamente dos
software de aplicación que en este caso sería el Proteus 8.7-9, con
caracteres, 0 y 1; Los ordenadores y en general todos los
el único resultado de comprobar los resultados obtenidos el mismo
sistemas que utilizan electrónica digital utilizan el sistema
que son analíticos. También se aprenderá a la utilización de
binario. En la electrónica digital sólo existen dos estados
codificación en arduino para el desarrollo de comandos de señales
posibles (1 o 0) por lo que interesa utilizar un sistema de
para los dos motores DC. En este caso se utilizaran dos diodos
numeración en base 2, el sistema binario. Dicho sistema emplea
como remplazo hacia la salida de los mismos.
únicamente dos caracteres, 0 y 1. Estos valores reciben el
Con este evento luego de haber relacionado y realizado las demás nombre de bits (dígitos binarios). Así, podemos decir que la
comprobaciones procedemos a armar el circuito en forma física cantidad 10011 está formada por 5 bits.
con el objeto de volver a notificar con el multímetro y comprobar
Al código binario más empleado se le denomina binario natural
los demás resultados. [1]
y posee las siguientes características:
II. MARCO TEORICO
 Tiene base o raíz 2
A.-Sistemas de Numeración  Usa solamente dos dígitos, 0 y 1.
 Se incluye con el número el subíndice ‘2’, para
Según [2] un sistema de numeración es el conjunto de símbolos y
diferenciar las formas binarias de las decimales
reglas que se utilizan para la representación de datos numéricos o
 A los dígitos binarios se les llama bits (del inglés binary
cantidades.
digit).
 Al igual que en los número decimales, el valor de una
¹Estudiante de Ingeniería Mecánica Automotriz – Universidad Politécnica palabra binaria dependen de la posición de sus bits, y
Salesiana – sede Cuenca. Autor para correspondencia: bcevallosr@est.ups.edu.ec
²Estudiante de Ingeniería Mecánica Automotriz – Universidad Politécnica es igual a la suma de los productos de cada dígito por
Salesiana – sede Cuenca. Autor para correspondencia: hcuencar@est.ups.edu.ec dos elevado a la posición relativa del bit
3
Estudiante de Ingeniería Mecánica Automotriz – Universidad Politécnica
Salesiana – sede Cuenca. Autor para correspondencia: bclavijo@est.ups.edu.ec B.- Tamaño de los números binarios
4
Estudiante de Ingeniería Mecánica Automotriz – Universidad Politécnica
Salesiana – sede Cuenca. Autor para correspondencia: vduran@est.ups.edu.ec
5
Estudiante de Ingeniería Mecánica Automotriz – Universidad Politécnica
Según [6] A los números binarios se les llama palabras binarias,
Salesiana – sede Cuenca. Autor para correspondencia: cfloresv2@est.ups.edu.ec por ejemplo el número 1012 es una palabra binaria de tres bits.
A las palabras binarias de 8 bits se les llama bytes y a las de 4,
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

niveles. La mayoría de equipos digitales utilizan tamaños de


palabra múltiplos de 8 bits. En la tabla 1 se muestran las
posibles combinaciones de una palabra de 3 bits.
Con un número binario de n bits se pueden representar 2𝑛
valores distintos. Para:

Decimal Binario
0 000 Figura: 1. Construcción de Tabla de Verdad.
1 001
2 010 E.- Compuertas Lógicas
3 011 1.-Función de igualdad lógica (A = B)
4 100
5 101 Según [9] es la función que representa la igualdad entre los
6 110 valores de dos o más variables. Utiliza el signo igual (=), que
7 111 indica, como en otras áreas de las matemáticas, una situación
Tabla 1. Códigos binarios de 3 bits. [6] de igualdad entre las cantidades o variables que se encuentran
del lado izquierdo y las del lado derecho del signo. Esto es, si
 8n = 8, tenemos 28 = 256 valores.
se tiene la expresión de igualdad X = Y, significa que X y Y
 n = 16, tenemos 216 = 65536 valores.
son de igual valor. Si X tiene el valor de 1, entonces Y será
 n = 32, tenemos 232 = 4294967296 valores. también 1; o si Y es de valor 0, entonces la variable X tendrá
C.-Operaciones Lógicas, constantes y variables booleanas. también valor cero. La expresión Z = 1 indica que la variable
Z tiene un valor de 1; M = 0 indica que la variable M tiene un
En su forma más simple, según [7] la lógica es la parte del valor de cero.
razonamiento humano que nos dice que una determinada
proposición (sentencia de asignación) es cierta si se cumplen Como puedes ver, esta función obedece a una lógica
ciertas condiciones. Las proposiciones se pueden clasificar fundamental que puede representarse a través de la siguiente
como verdaderas o falsas y pueden aplicarse a los circuitos tabla 2 de valores de verdad:
digitales, ya que éstos se caracterizan por sus dos estados:

 Lógica positiva: al nivel alto se le da el valor de 1 y al nivel


bajo un valor de 0 (𝑉𝐻 =1 𝑉𝐿 y =0)
 Lógica negativa: al nivel alto se le da el valor 0 y al nivel
bajo un valor de 1 (𝑉𝐻 =0 y 𝑉𝐿 =1)
 Lógica mixta: se mezclan ambos criterios en el mismo
Figura: 2. Ejemplo de Tabla de Valores para la
sistema, eligiendo uno u otro según convenga. igualdad lógica. [9]
La tabla 1 muestra algunos de los términos más comunes
La igualdad lógica se representa en un diagrama mediante el
utilizados para referirse al cero y al uno.
símbolo que se muestra en la figura 11.2 con una entrada y
0 (lógico) 1 (lógico) una salida, que se refiere también a un amplificador no
Falso Verdadero inversor o buffer Figura 2.
Apagado Encendido
Bajo Alto
Negro Oscuro
No Si
Interruptor abierto Interruptor cerrado
Tabla 2.En la lógica digital se maneja estos términos más Figura: 3. Símbolo que denota igualdad lógica. [9]
que sinónimos realmente de 0 y 1. [7]
2.- Función de negación lógica (NOT)
D.- Tabla de Verdad
Según [9] el signo de negación lógica es una línea horizontal
Según lo que define [8] la tabla de verdad es una (¯) que al escribirlo por encima de una variable invierte el
representación de los posibles valores de verdad que podría valor lógico de esta variable. La operación lógica que realiza
tomar una proposición .Las tablas de verdad sirven para se denomina función de negación o función NOT, y su
mostrar los valores, las relaciones y los resultados posibles al expresión es 𝐴̅, que se lee “A negada” o “negación de A”, la
realizar operaciones lógicas. cual indica que el valor lógico original de A cambia por el
otro valor lógico. Así entonces, si A = 1 entonces 𝐴̅ = 0, o
La cantidad de combinaciones (filas de la tabla de vedad)
bien si A = 0 entonces 𝐴̅ = 1. Cuando se requiere de negar un
depende de la cantidad de proposiciones presentes en la
agrupamiento de
expresión lógica. Figura 1
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

dos o más variables que realizan alguna función lógica entre 4.-Funcion de conjunción (AND).
ellas, se coloca el símbolo de negación por encima de todas
las variables que deben ser afectadas. Así A+ B significa la Según [9] la función de conjunción AND es la operación
negación de la disyunción A o B. lógica entre dos o más variables que llevan el conectivo (⋅).
La expresión A⋅ B =C, significa que ambas variables, A y B
Esta función [9] constituye uno de los circuitos digitales más son del mismo valor lógico que la variable C. Donde A, B y
simples. La figura 4 que es un ejemplo de tabla muestra los C tienen un valor lógico de 1 o 0. Las posibles combinaciones
valores de verdad para la función lógica NOT y el símbolo de valores para A y B y su resultado lógico se representan en
que se usa en diagramas para representarla en la Figura 5, que la figura 8 que es la representación de la tabla de verdad de la
tiene una entrada del lado izquierdo y una salida del lado conjunción OR y el símbolo utilizado para representar a la
derecho. El círculo o burbuja que aparece en el vértice del función es el de la figura 9.
lado derecho.

Figura: 4. Ejemplo de Tabla de valores de verdad para la negación


lógica. [9]
Figura: 8. Representación de la tabla de valores de verdad para
función AND. [9]

Figura: 5.Simbolo que denota la negación lógica NOT. [9]


Figura: 9. Símbolo de la función lógica AND. [9]
3.-Funcion de Disyunción (OR).
F. - Mapas de Karnaugh
La función de disyunción OR según [5]y[9] es la operación
lógica entre dos o más variables que llevan entre sí el En un mapa de Karnaugh [9] proporciona un método
conectivo +. Su expresión es A + B = C, significa que la sistemático de simplificación de expresiones booleanas
variable A es igual a la variable C, o que la variable B es igual generando las expresiones de suma de productos y producto
a la variable C, o bien, que ambas variables A, B son iguales de sumas más simples posibles, conocidas como expresiones
a la variable C; donde A, B y C tienen un valor lógico de 1 o mínimas. En [5] el mapa de Karnaugh es una matriz de celdas
0. Los valores de verdad de esta función se representan en la en la que cada celda representa un valor binario de las
Figura 6 que es un ejemplo de tabla de verdad y el símbolo variables de entrada. Las celdas se organizan de manera que
utilizado para representarla es el de la figura 7. la simplificación de una determinada expresión consiste en
agrupar adecuadamente las celdas.

1. Mapa de Karnaugh de cuatro variables.

Según [9]el mapa de Karnaugh de cuatro variables es una


matriz de dieciséis celdas, como se muestra en la Figura 10.

Los valores binarios de A y B se encuentran en el lado


izquierdo y los valores de C y D se colocan en la parte
superior. El valor de una determinada celda es el valor binario
de A y B, en la parte izquierda de la misma fila combinado
con los valores binarios de C y D en la parte superior de la
Figura: 6. Ejemplificación de la Tabla de Verdad para la función
OR. [9] misma columna En la Figura 10 se indican los términos
producto estándar representados por cada celda del mapa de
Karnaugh de cuatro variables. Veamos como ejemplo el caso
de la expresión 𝐴̅𝐵𝐶̅ 𝐷 + 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶̅ 𝐷 ̅ = 𝑋 que
contiene cuatro variables (A, B, C, D), y cuyos valores de
verdad se muestran en la figura 10 Es un mapa K que contiene
24 = 16 celdas, formadas por cuatro renglones y cuatro
Figura: 7.Símbolo de la función lógica OR. [9] columnas.
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

3.1. Agrupar las celdas que contienen 1s. Cada grupo de


celdas que contiene 1s da lugar a un término producto
compuesto por todas las variables que aparecen en el
grupo en sólo una forma (no complementada o
complementada). Las variables que aparecen
complementadas y sin complementar dentro del mismo
grupo se eliminan. A éstas se les denomina variables
contradictorias.

3.2. Determinar la operación producto mínima para cada


grupo.

Para un mapa de 4 variables:

(1) Un grupo formado por 1 celda da lugar a un término


producto de 4 variables.

(2) Un grupo formado por 2 celdas da lugar a un término


producto de 3 variables.
Figura: 10. Valores de verdad para el caso de cuatro variables y
el resultado para A ̅BC ̅D+A ̅BCD+ABC D ̅ +ABC ̅D ̅=X. [9] (3) Un grupo formado por 4 celdas da lugar a un término
producto de 2 variables.
2. Simplificación de una suma de productos mediante el mapa
de Karnaugh. (4) Un grupo formado por 8 celdas da lugar a un término
de 1 variable.
Para minimizar una función lógica a una suma de productos
empleando mapas de Karnaugh debemos seguir los siguientes (5) Un grupo formado por 16 celdas indica que la
pasos: expresión vale 1. (Ya que todas las salidas valen 1)

1. Obtener el mapa de Karnaugh. 4. Sumar los términos de productos obtenidos para finalmente
formar la función.
2. Agrupar los 1s.

Para agrupar los 1s debemos aplicar las siguientes reglas


mencionadas en [5] de la siguiente forma:

2.1. Un grupo tiene que contener 1, 2, 4, 8 ó 16 celdas,


valores que se corresponden con las potencias de 2. En el
caso de un mapa de Karnaugh de 4 variables, el grupo
máximo puede contener 24=16 celdas.

2.2. Cada celda de un grupo tiene que ser adyacente a una


o más celdas del mismo grupo, pero no todas las celdas
del grupo tienen que ser adyacentes entre sí.

2.3. Incluir siempre en cada grupo el mayor número Figura: 11. Mapa de Karnaugh que tiene dos pares de 1s que
posible de 1s de acuerdo con la regla número 2.1. pueden agruparse. Los dos 1s en la fila superior son adyacentes en
forma horizontal. Los dos 1s en la fila inferior también es adyacentes
2.4. Cada 1 del mapa tiene que estar incluido en al menos ya que, en un mapa K la columna más a la izquierda y la columna
un grupo. Los 1s que ya pertenezcan a un grupo pueden más a la derecha se consideran adyacentes. Cuando se agrupa el
estar incluidos en otro, siempre que los grupos que se par de 1s de la parte superior se elimina la variable D (ya que
aparece como D y como 𝐷) para producir el término 𝐴 𝐵C. Al
solapen contengan 1s no comunes. agrupar el par de la
3. Hallar el término producto correspondiente a cada
III. MARCO PROCEDIMENTAL
grupo.
PROBLEMA 1:
Después de agrupar los 1s comienza el proceso de
obtención de la suma de productos mínima. Para encontrar A. Un sistema tiene en su entrada un número binario, N, de
A.los términos mínimos y la expresión suma de productos cuatro bits y a su salida, posee dos motores de CC M1 y M2.
mínima se aplican las siguientes reglas: M1 se activa si 4 < 𝑁 ≤ 12. M2 permanece desactivado si N
es cero o múltiplo de 3. Obtenga las tablas de verdad y las
funciones lógicas para cada motor. [10]
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

1. Obtenga las funciones lógicas de cada salida y La función obtenida para el motor 1, a través de la
simplifíquelas por Karnaugh. simplificación usando del mapa de Karnaugh, la misma que
se muestra en la tabla 4 y 5 es la siguiente:
𝑵° 𝑨 𝑩 𝑪 𝑫 𝑴𝟏 𝑴𝟐
0 0 0 0 0 0 𝑴𝟏=𝑨′𝑩𝑫+𝑨′𝑩𝑪+𝑨𝑪′𝑫′+𝑨𝑩′
0
1 0 0 0 1 0 1 1.2. Motor 2.
2 0 0 1 0 0 1
3 0 0 1 1 0 0
4 0 1 0 0 0 1 𝑵° 𝑨 𝑩 𝑪 𝑫 𝑴𝟐
5 0 1 0 1 1 1 0 0 0 0 0 0
6 0 1 1 0 1 0 1 0 0 0 1 1
7 0 1 1 1 1 1 2 0 0 1 0 1
8 1 0 0 0 1 1 3 0 0 1 1 0
9 1 0 0 1 1 0 4 0 1 0 0 1
10 1 0 1 0 1 1 5 0 1 0 1 1
11 1 0 1 1 1 1 6 0 1 1 0 0
12 1 1 0 0 1 0 7 0 1 1 1 1
13 1 1 0 1 0 1 8 1 0 0 0 1
14 1 1 1 0 0 1 9 1 0 0 1 0
15 1 1 1 1 0 0 10 1 0 1 0 1
Tabla 3. Tabla de verdad general para el problema propuesto. [1] 11 1 0 1 1 1
12 1 1 0 0 0
1.1. Motor 1.
13 1 1 0 1 1
La siguiente tabla para el Motor 1 obtenida. [1] 14 1 1 1 0 1
15 1 1 1 1 0
𝑵° 𝑨 𝑩 𝑪 𝑫 𝑴𝟏
Tabla 4.Tabla de verdad para el motor 2. [1]
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0 Función lógica para el motor 2. Obtenida a partir de la tabla
4 0 1 0 0 0 de verdad mostrada en la tabla 6.
5 0 1 0 1 1 𝑴𝟐=𝑨′𝑩′𝑪′𝑫+𝑨′𝑩′𝑪𝑫′+𝑨′𝑩𝑪′𝑫′+𝑨′𝑩𝑪′𝑫+𝑨′𝑩𝑪𝑫
6 0 1 1 0 1 +𝑨𝑩′𝑪′𝑫′+𝑨𝑩′𝑪𝑫′+𝑨𝑩′𝑪𝑫+𝑨𝑩𝑪′𝑫+𝑨𝑩𝑪𝑫′
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
Mapa de Karnaugh para el motor 2.
10 1 0 1 0 1
11 1 0 1 1 1 ̅. 𝑫
𝑪 ̅ ̅. 𝑫
𝑪 𝑪. 𝑫 ̅
𝑪. 𝑫
12 1 1 0 0 1 𝑴𝒐𝒕𝒐𝒓𝟐
00 01 11 10
13 1 1 0 1 0 ̅. 𝑩
𝑨 ̅ 00 0 1 0 1
14 1 1 1 0 0 ̅
𝑨. 𝑩 01 1 1 1 0
15 1 1 1 1 0 𝑨. 𝑩 11 0 1 0 1
Tabla 5. Tabla de verdad para el motor 1. [1]
̅
𝑨. 𝑩 10 1 1 1 1
Tabla 7. Mapa de Karnaugh obtenido a partir de la tabla de verdad
𝑴𝟏=𝑨′𝑩𝑪′𝑫+𝑨′𝑩𝑪𝑫′+𝑨′𝑩𝑪𝑫+𝑨𝑩′𝑪′𝑫′+𝑨𝑩′𝑪′𝑫+𝑨𝑩′𝑪𝑫′
mostrada en la tabla 6.
+𝑨𝑩′𝑪𝑫+𝑨𝑩𝑪′𝑫′
La función obtenida para el motor 2, a través de la
Mapa de Karnaugh para el motor 1. [1] simplificación usando del mapa de Karnaugh, la misma que
̅. 𝑫
̅ ̅. 𝑫 ̅ se muestra en la tabla 7:
𝑪 𝑪 𝑪. 𝑫 𝑪. 𝑫
𝑴𝒐𝒕𝒐𝒓𝟏
00 01 11 10 M2=𝑨′𝑪′𝑫+𝑨′𝑩𝑪′+𝑩𝑪′𝑫+𝑨′𝑩𝑫+𝑩′𝑪𝑫′+𝑨𝑪𝑫′+𝑨𝑩′𝑫′+𝑨𝑩′𝑪
̅. 𝑩
𝑨 ̅ 00 0 0 0 0
̅. 𝑩
𝑨 01 0 1 1 1
𝑨. 𝑩 11 1 0 0 0 2.- Simulaciones del Problema 1
̅
𝑨. 𝑩 10 1 1 1 1
Tabla 6. Mapa de Karnaugh obtenido a partir de la tabla de verdad Simulación del Diagrama Sección Motor 1
mostrada en la tabla 4. [1]
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

Figura: 16. Segunda parte de la programación en Arduino1. [1]


Figura: 12.Primer Bloque de Programación de Motor 1. [1]

Segundo bloque de simulación Motor 2 4.-Desarrollo de la PCB en el Programa Proteus 8.9. [1]

Figura: 13.Segundo Bloque de Programación de Motor 2. [1]


Figura: 17. Propuesta de PCB en Proteus del Primer ejercicio. [1]
Simulación adjuntado los dos bloques del Motor1 y Motor2.
5.-Armado en el Protoboard Ejercicio 1

Figura: 14.Simulacion adjuntado los dos motores 1 y 2. [1]

3.-Implementación de las funciones lógicas diseñadas en una


plataforma Arduino (Uno, Mega, Due, etc).Figura 16. [10]

Figura: 18.Armado del Circuito Problema 1. [1]

PROBLEMA 2:

Se tiene un comparador de dos números (A y B) de dos bits


cada uno. Las salidas (S0, S1 y S2) toman el valor lógico de
"1" cuando A>B, A<B y A=B, respectivamente. [10]

1. Obtenga las funciones lógicas de cada salida y


Figura: 15.Primera parte de la programación en Arduino1. [1] simplifíquelas por Karnaugh.
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

𝑨 𝑩 𝑺𝒂𝒍𝒊𝒅𝒂𝒔 Mapa de Karnaugh obtenido a partir de la tabla de verdad


𝟏 𝟎 𝟏 𝟎 𝑺𝟎 𝑺𝟏 𝑺𝟐 mostrada en la tabla 10.
𝟐 𝟐 𝟐 𝟐
𝑨𝟏 𝑨𝟎 𝑩𝟏 𝑩𝟎 𝑨>𝑩 𝑨<𝑩 𝑨=𝑩
0 0 0 0 0 0 1
0 0 0 1 0 1 0
0 0 1 0 0 1 0
0 0 1 1 0 1 0
0 1 0 0 1 0 0
0 1 0 1 0 0 1
0 1 1 0 0 1 0 Tabla 10.Mapa de Karnaugh obtenido a partir de la tabla de verdad
0 1 1 1 0 1 0 mostrada en la tabla 9. [1]
1 0 0 0 1 0 0
La función obtenida para la salida 𝑺𝟎 , a través de la
1 0 0 1 1 0 0
simplificación usando del mapa de Karnaugh, la misma que
1 0 1 0 0 0 1
se muestra en la tabla 11 y 12 es la siguiente:
1 0 1 1 0 1 0
1 1 0 0 1 0 0 𝑺𝟎 = 𝑨𝟎 . 𝑩′𝟎 + 𝑨𝟎 . 𝑩′𝟏 . 𝑩′𝟎 + 𝑨𝟏 . 𝑨𝟎 . 𝑩,𝟎
1 1 0 1 1 0 0
1 1 1 0 1 0 0 1.2. Salida 𝑆1
1 1 1 1 0 0 1
Tabla 8.Tabla de verdad general para el problema propuesto. [1] 𝑨 𝑩 𝑺𝒂𝒍𝒊𝒅𝒂
𝟏 𝟎 𝟏 𝟎 𝑺𝟏
𝟐 𝟐 𝟐 𝟐
𝑨𝟏 𝑨𝟎 𝑩𝟏 𝑩𝟎 𝑨<𝑩
0 0 0 0 0
1.1. Salida
0 0 0 1 1
𝑺𝟎
0 0 1 0 1
0 0 1 1 1
𝑨 𝑩 𝑺𝒂𝒍𝒊𝒅𝒂 0 1 0 0 0
𝟐𝟏 𝟐𝟎 𝟐𝟏 𝟐𝟎 𝑺𝟎 0 1 0 1 0
𝑨𝟏 𝑨𝟎 𝑩𝟏 𝑩𝟎 𝑨>𝑩 0 1 1 0 1
0 0 0 0 0 0 1 1 1 1
0 0 0 1 0 1 0 0 0 0
0 0 1 0 0 1 0 0 1 0
0 0 1 1 0 1 0 1 0 0
0 1 0 0 1 1 0 1 1 1
0 1 0 1 0 1 1 0 0 0
0 1 1 0 0 1 1 0 1 0
0 1 1 1 0 1 1 1 0 0
1 0 0 0 1 1 1 1 1 0
Tabla 11.Tabla de verdad para la salida. 𝑆1 . [1]
1 0 0 1 1
1 0 1 0 0 Función lógica para la salida 𝑆1 obtenida a partir de la tabla
1 0 1 1 0 de verdad mostrada en la tabla 11.
1 1 0 0 1
1 1 0 1 1 𝑺𝟏=𝑨𝟏′.𝑨′𝟎.𝑩𝟏′.𝑩𝟎+𝑨′𝟏.𝑨′𝟎.𝑩𝟏.𝑩𝟎′+𝑨′𝟏.𝑨′𝟎.𝑩𝟏.𝑩𝟎+𝑨′𝟏.𝑨𝟎.𝑩
𝟏.𝑩𝟎′+𝑨′𝟏.𝑨𝟎.𝑩𝟏.𝑩𝟎+𝑨𝟏.𝑨′𝟎.𝑩𝟏.𝑩𝟎
1 1 1 0 1
1 1 1 1 0 Mapa de Karnaugh para la salida 𝑆1
Tabla 9.Tabla de verdad para la salida 𝑆0. [1]

Función lógica para la salida 𝑺𝟎 obtenida a partir de la tabla


de verdad mostrada en la tabla 9.
𝑺𝟎=𝑨𝟏′ .𝑨𝟎.𝑩𝟏′ .𝑩𝟎′ +𝑨𝟏.𝑨′𝟎.𝑩𝟏′ .𝑩𝟎′ +𝑨𝟏.𝑨′𝟎.𝑩𝟏′
.𝑩𝟎+𝑨𝟏.𝑨𝟎.𝑩𝟏′ .𝑩𝟎′ +𝑨𝟏.𝑨𝟎.𝑩𝟏′ .𝑩𝟎+𝑨𝟏.𝑨𝟎.𝑩𝟏.𝑩𝟎

Mapa de Karnaugh para la salida 𝑆0. Tabla 12.Mapa de Karnaugh obtenido a partir de la tabla de verdad
mostrada en la tabla 11. [1]
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

La función obtenida para la salida 𝑺𝟏, a través de la Simulacion de la Parte A>B


simplificación usando del mapa de Karnaugh, la misma que
se muestra en la tabla 14 y 15 es la siguiente:

𝑺𝟏=𝑨𝟏′.𝑩𝟏+𝑨𝟎′.𝑩𝟏.𝑩𝟎+𝑨𝟏′.𝑨𝟎′.𝑩𝟎

1.3. Salida 𝑆2

𝑨 𝑩 𝑺𝒂𝒍𝒊𝒅𝒂
𝟐𝟏 𝟐𝟎 𝟐𝟏 𝟐𝟎 𝑺𝟐
𝑨𝟏 𝑨𝟎 𝑩𝟏 𝑩𝟎 𝑨=𝑩
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0 Figura: 20. Simulacion Parte 2. [1]
0 1 0 1 1
0 1 1 0 0 Simulacion de la Parte A = B
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
Tabla 13.Tabla de verdad para la salida S2. [1]

Mapa de Karnaugh para la salida 𝑆2.


Figura: 21. Simulacion Tercera Parte. [1]
̅̅̅̅
𝑩𝟎 . ̅̅̅̅
𝑩𝟏 ̅̅̅̅
𝑩𝟎 . 𝑩𝟏 𝑩𝟎 . ̅̅̅̅
𝑩𝟏 ̅̅̅̅
𝑩𝟎 . ̅̅̅̅
𝑩𝟏
𝑺𝟎 3.-Implementación de las funciones lógicas diseñadas en
00 01 11 10
̅̅ una plataforma Arduino (Uno, Mega, Due, etc).Figura 19.
𝑨̅̅𝟏 . ̅̅
𝑨̅̅𝟎 00 1 0 0 0
[10]
̅̅̅̅
𝑨𝟏 . 𝑨𝟎 01 0 1 0 0
𝑨𝟏 . ̅̅𝑨̅̅𝟎 11 0 0 1 0
𝑨𝟏 . ̅̅𝑨̅̅𝟎 10 0 0 0 1
Tabla 14.Mapa de Karnaugh obtenido a partir de la tabla de verdad
mostrada en la tabla 13. [1]

Función lógica para la salida 𝑺𝟐 obtenida a partir de la tabla


de verdad mostrada en la tabla 17 y 18 la cuál es la misma al
usar la simplificación del mapa de Karnaugh ya que son
términos independientes.

𝑺𝟐=𝑨𝟏′.𝑨′𝟎.𝑩𝟏′.𝑩′𝟎+𝑨′𝟏.𝑨𝟎.𝑩′𝟏.𝑩𝟎+𝑨𝟏.𝑨′𝟎.𝑩𝟏.𝑩′𝟎+𝑨𝟏.
𝑨𝟎.𝑩𝟏.𝑩𝟎
Figura: 22. Primera parte de la programación en Arduino. [1]
Simulacion Segundo Parte A<B

Figura: 19 Simulacion Primera Parte. [1] Figura: 23. Segunda Parte de la programación en Arduino. [1]
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

VI. AUTHOR BIBLIOGRAPHY

Bernardo Cevallos Was born in Cuenca,


Ecuador; He obtained his “Computer Application
Services Technician” bachelor’s degree and
currently take the career of Automotive
Mechanical Engineering at “Polytechnical
Salesian University. His research interest are in
NFC technology, Voice recognition module and
basics concepts of Arduino microcontroller.
Figura: 24. Tercera Parte de la Programación en Arduino. [1]

Clavijo Byron was a born in Machala, El Oro. He


graduated in “Unein del Pacifico”, to date studies
Automotive Mechanical Engineering at
“Universidad Politécnica Salesiana” in the city of
Cuenca.

Holger Cuenca Was born in Cuenca, Ecuador;


He obtained his “Mechanical Automotive”
bachelor’s degree and currently take the career of
Automotive Mechanical Engineering at
“Polytechnical Salesian University. His research
interest are in NFC technology, Voice recognition
module and basics concepts of Arduino
microcontroller.
Figura: 25.Muestreo de la PCB Primera Parte circuito. [1]

Durán Víctor was a born in Machala. He


graduated in “Institute Technologic El Oro” , to
date studies automotive mechanical engineering
at “Universidad Polytechnic Salesian” Campus
Cuenca in Automotive Engineering Mechanical,
seventh semester.

Tomás Flores was born in Biblian-Cañar-


Ecuador. He graduated the high school in
“Unidad Educativa La Providencia” of general
science, actually study in the “University
Polytechnical Salesian”, Campus Cuenca in
Automotive Engineering Mechanical,
seventh semester.
Figura: 26. Muestreo Tercera Parte del Circuito. [1]

Figura: 27.Muestreo Tercera Parte del Circuito. [1]


Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020

V. BIBLIOGRAFIA

[1] [1] B. . J. Cevallos Ruiz, H. S. Cuenca Ramon, B. A.


Clavijo Carreño, V. L. Duan Duran y C. T. Flores Vicuña,
Practica 4 Laboratorio de Autotronica Aula 1 -
Compuertas Logicas., Cuenca, 2019.

[2]C.[2] Casanova, «unet.edu..ev,» 24 Octubre 2008. [En línea].


Available:
http://www.unet.edu.ve/~nduran/Lab_Ins_con/Sistemas_
Digitales_Introduccion.pdf. [Último acceso: 15 Diciembre
2019].

[3] [3] M. y. L. C. n. d. m. e. e. I. p. d. Lugo., «eBooksGoogle,»


1866. [En línea]. Available:
https://books.google.com.ec/books?id=0EHDUq5c7DoC
&printsec=frontcover&dq=sistemas+de+numeracion+pdf
&hl=es&sa=X&ved=0ahUKEwiEp56fobjmAhWXEMA
KHZrcCt8Q6AEIKDAA#v=onepage&q&f=false.
[Último acceso: 15 Diciembre 2019].

[4] [4] P. Landin, «CPR COLEXIO SAGRADO CORAZON


DE JESUS,» [En línea]. Available:
https://iesvillalbahervastecnologia.files.wordpress.com/20
09/06/electrc3b3nica-digital-teoriayejercicios.pdf.
[Último acceso: 15 Diciembre 2019].

[5] [5] J. L. V. G. -. F. A. H. Aguirre, «Sistemas de


Numeracion,» de Circuitos Electricos y Aplicaciones
Digitales, Mexico, Pearson Education de Mexico, 2013, p.
714.

[6] [6] J.Alvarez, «Fundamentos y Asignaturas-Introduccion a


la Electronica Digital,» 11 12 2010. [En línea]. Available:
https://www.infor.uva.es/~jjalvarez/asignaturas/fundamen
tos/lectures/digital/Tema1_introduccion.pdf. [Último
acceso: 15 Diciembre 2019].

[7] [7] R.C.Jaeger, Diseño de circuitos electronicos., Mardrid-


España: McGraw-Hill Education, 2005.

[8] [8] I. A.-I. B.-I. R.-I. S., Fundamentos de Matematicas.,


Guayaquil-Ecuador: ICM-ESPOL, 2006.

[9] [9] J. R. V. Gomez, «Compuertas Logicas,» de Circuitos


Electricos y Electronicos, Madrid-España, Pearson
Education, 2013, p. 445.

[10 [10] I. P. O. G. Gonzales, Guia Practica#4. Compuertas


]Logicas., Cuenca, 2019.
Analogic and Digital Electronics/University Polytechnic Salesian, January, 03, 2020