TRABAJO 3

Microelectrónica
Colla Muñoz, Noé
Cruz Salas, Harold Christian
Enco Castañeda, Owen Paulo
Lizonde Peredo, James
Quispe Loa, Álvaro Joel

FIEE-UNMSM
Lunes 17 de junio de 2019
TÉCNICAS DE TEST

1. Explicar el método de la sensibilización de caminos.

El principio básico de la sensibilización de caminos es el de analizar algún camino desde
el origen de la falla hasta la salida del circuito. Un camino ha sido sensibilizado si las
entradas de las puertas a lo largo del camino tienen valores asignados tales que el efecto
de la falla pueda ser propagado hasta la salida.
Lo primero para aplicar este método es reconocer el camino afectado y los valores de las
compuertas que habilitan la propagación del error. Por ejemplo, si se tiene el siguiente
esquema con el camino alfa con el problema de stuck-at 1.

Para comprobar el stuck at 1 en α se analiza en el caso de que dicho camino entregue un

0. El método requiere que se asignen valores a las salidas de las compuertas que permiten
que se propague el error, de la siguiente manera.

Así se puede ver que la salida f será 0 cuando alfa no presente el stuck at 1, de lo contrario
la salida f será 1.
El siguiente paso del método es determinar el valor de las entradas que habilitan el camino
sensibilizado, para el ejemplo anterior haciendo el análisis de stuck at 1 se obtiene que
las entradas ABCD deben tener los valores 0011 respectivamente. La generación del
vector de test concluye el método para una falla en específico.
2. Utilizando el método anterior generar todos los vectores de test que detectan el fallo con
Stuck – at – 1 de línea X. Explicar el procedimiento.

Primero analizamos el circuito, obteniendo la salida F

Fig. 1 Circuito de Análisis

- Siendo 𝐹 = 𝐴𝐶 + 𝐴𝑋 + 𝐵𝐶𝑋 pero 𝑋 = 𝐷 entonces 𝐹 = 𝐴𝐶 + 𝐴𝐷 + 𝐵𝐶𝐷

- Obteniendo la regla de correspondencia, analizaremos para la línea X para Stuck-at-
1.
- Como X = 𝐷 los valores de F cuando D=0 se mantienen en el stuck-at-1 y se fuerza
que D=0 para los otros casos.
- Con este procedimiento se hallarán los vectores de error del circuito.

TABLA 1
A B C D F 𝑿⁄𝟏
0 0 0 0 0 0
0 0 0 1 0 0
0 0 1 0 1 1
0 0 1 1 0 1
0 1 0 0 0 0
0 1 0 1 0 0
0 1 1 0 0 0
0 1 1 1 0 0
1 0 0 0 1 1
1 0 0 1 1 1
1 0 1 0 1 1
1 0 1 1 0 1
1 1 0 0 1 1
1 1 0 1 1 1
1 1 1 0 1 1
1 1 1 1 0 1
Entonces el vector de error es:
TABLA 2

A B C D F 𝑿⁄
𝟏
0 0 1 1 0 1
1 0 1 1 0 1
1 1 1 1 0 1

Utilizando sensibilidad de caminos

a. Fase de set-up
Como se quiere detectar el fallo (stuck- at 1 en X) el camino afectado solo depende
de la de entrada que le corresponde a D.

Fig.2 Fase set-up

b. Fase de propagación
La línea X se propaga a la salida F en 𝐴𝐶 + 𝐴𝑋 + 𝐵𝐶𝑋

- Primer camino

Fig.3 primer vector de error 0011

 - Segundo camino

Fig.4 Segundo vector de error 1111

- Tercer camino

Fig.5 Tercer vector de error 1011

c. Fase se justificación
En esta fase se realiza una verificación de las entradas para que se garanticen que
los valores establecidos en la fase de propagación se puedan alcanzar.
- Primer camino

Fig.6 primer vector de error 0011

Para que el error se propague por el camino de la figura 6 hasta la salida la

combinación de las entradas debe ser de 0011.
- Segundo camino

Fig.7 Segundo vector de error 1011

Para que el error se propague por el camino de la figura 8 hasta la salida la

combinación de las entradas debe ser de 1111.

- Tercer camino

Fig.8 Tercer vector de error 1111

 Para que el error se propague por el camino de la figura 7 hasta la salida la
combinación de las entradas debe ser de 1011.
- Obteniendo los valores del vector de fallos
TABLA 3

A B C D F 𝑿⁄
𝟏
0 0 1 1 0 1
1 0 1 1 0 1
1 1 1 1 0 1

Con cualquiera de las dos formas se obtendrá los mismos vectores

3. Explicar en qué consiste el BIST, tomando como referencia el circuito de la fig. 9. Hay
que considerar que la señal de AUTOTEST controla una serie de multiplexores que no
están dibujados para simplificar el problema.

Fig. 9. Circuito de referencia.

Solución.
En la siguiente Figura 10 presentaremos el esquema general del BIST, donde podemos
ver al circuito bajo testeo, las entradas y la distribución de bloques.
 Fig. 10. Esquema general.
Ahora compararemos estos dos esquemas viendo sus similitudes, de esta comparación
podremos observar que nuestras entradas primarias son A, B y C y la salida primaria
es OUT. Vemos también que nuestra señal de AUTOTEST vendría a ser el Test_Enable
y la signatura vendría a ser nuestra señal Pass/Fail.
Ahora mostraremos como funciona la técnica de testeo BIST:

 Cuando AUTOTEST=0 el circuito bajo testeo y este trabajaría en su modo

normal, mostrando las salidas por OUT, la cual está representada en la Tabla 4,
la cual es una tabla de verdad generada por la función
𝑂𝑈𝑇 = 𝐴𝐵 + 𝐴̅𝐶
TABLA 4
TABLA DE VERDAD PARA LA FUNCIÓN O
A B C 𝑶𝑼𝑻 = 𝑨𝑩 + 𝑨 ̅𝑪
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

 Cuando AUTOTEST=1 se darán estos pasos:

a. El generador de vectores de test (en este caso un contador, lo que nos indica
que el testeo es exhaustivo), genera dichos vectores y estos entran al CUT.
b. La salida del CUT irá al analizador de asignaturas, donde se compararán los
valores de referencia que previamente han sido obtenidos.
c. En nuestro caso tenemos un detector de paridad PAR como analizador de
asignaturas, por lo que cuando nuestra salida obtenida con los vectores de
test sea igual al valor de nuestra referencia la Asignatura estará en ALTO y
se considerará que es libre de fallo y se esperará a otro proceso de testeo sin
embargo, cuando la asignatura este en BAJO indicará que nuestro CUT tiene
un fallo.
 4. Sabiendo que la signatura correcta es 1. ¿El fallo “Stuck – at – 0” se detecta o queda
enmascarado?

Observamos que la función para la salida es:

𝑂𝑈𝑇 = 𝐴𝐵 + 𝐴̅𝐶

Con lo cual llenamos la tabla de verdad para las entradas A, B y C.

A B C OUT
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

 Para el fallo: A stuck-at-0 se obtiene la siguiente tabla

A B C OUT A/0
0 0 0 0 0
0 0 1 1 1
0 1 0 0 0
0 1 1 1 1
1 0 0 0 0
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
 La signatura tendrá el valor de 0 para dos casos, detectando de esta manera dos fallos
(color rojo), sin embargo, dos fallos quedaran enmascarados (color azul) esto debido
a que la signatura tendrá el valor de 1 al detectar una salida deseada a pesar del fallo
presente en A.

Número de veces enmascaradas = 2

Número de veces detectadas = 2

 Para el fallo: B stuck-at-0 se obtiene la siguiente tabla

A B C OUT B/0
0 0 0 0 0
0 0 1 1 1
0 1 0 0 0
0 1 1 1 1
1 0 0 0 0
1 0 1 0 0
1 1 0 1 0
1 1 1 1 0

La signatura tendrá el valor de 0 para dos casos, detectando de esta manera dos fallos
(color rojo), sin embargo, dos fallos quedaran enmascarados (color azul) esto debido
a que la signatura tendrá el valor de 1 al detectar una salida deseada a pesar del fallo
presente en B.

Número de veces enmascaradas = 2

Número de veces detectadas = 2

 Para el fallo: C stuck-at-0 se obtiene la siguiente tabla

A B C OUT C/0
0 0 0 0 0
0 0 1 1 0
0 1 0 0 0
0 1 1 1 0
1 0 0 0 0
1 0 1 0 0
1 1 0 1 1
1 1 1 1 1

La signatura tendrá el valor de 0 para dos casos, detectando de esta manera dos fallos
(color rojo), sin embargo, dos fallos quedaran enmascarados (color azul) esto debido
a que la signatura tendrá el valor de 1 al detectar una salida deseada a pesar del fallo
presente en C.
 Número de veces enmascaradas = 2
Número de veces detectadas = 2

Por lo tanto, el fallo se detecta en 6 casos y se queda enmascarado en otros 6 casos.

(opcional – si la pregunta se refiere a cuando A, B, C stuck-at-0 simultáneamente).

 Para el fallo: A stuck-at-0, B stuck-at-0 y C stuck-at-0.
El vector de test requerido para esta condición es 111, con lo cual se obtiene lo
siguiente.

A B C OUT A/0, B/0, C/0

0 0 0 0 0
1 1 1 1 0

La signatura tendrá el valor de 0, debido a que la salida deseada es diferente a la

salida obtenida, por lo tanto, el fallo se detecta.