Angello Gaitan Lopez

Andres David Guevara

Memoria

La memoria que realizamos en este módulo fue diseñada como bloques de memoria ram,
declarando varias variables, una WR, que maneja si la memoria está en modo de Write o
Read, escritura y lectura respectivamente, una variable Address que maneja la dirección en
la que se almacenará el dato, el clock para detectar los flancos de subida y hacer una
lectura de la memoria en cada uno de ellos y el dato a almacenar y a mostrar (Data_in,
Data_out respectivamente)

Para esto utilizamos también como referencia uno de los ejemplos de código que nos
suministra el ISE Project Navigator.

La memoria en un principio constaba de una dirección de 4 bits, un dato de entrada de 8

bits y por consiguiente un dato de salida de 8 bits, pero por limitaciones de la fpga
(switches) tuvimos que dejar los datos de 4 bits, y la dirección de 3 bits, para un total de 7
bits controlados por 7 switches, más un bit más para controlar el WR, lo que nos da 8 bits
en total y por lo tanto 8 switches que son la cantidad máxima con los que contamos en esta
tarjeta.