Problema #19

Dado el siguiente circuito oscilador:

Figura 95: Esquemático del ejercicio

Datos:
VCC = 15V

A. Operacional(A1): Ideal
Diodos (D1,D2,D3,D4): VAK = 0,7V
Zener (Z1,Z2):VZ1 = VZ2 = 4,3V
Capacitor (C2):VC (t = 0) = 0V

Se requiere:

a) Determinar la expresión literal y valor numérico del periodo de la señal

generada

b) Graficar Vo (t) ası́ como VC (t), mostrando todos los valores de voltajes y
tiempos

100
Desarrollo
Literal a:
Dado que A1 tiene realimentación positiva, está saturado, si se considerá las
asunciones que D2, D3, Z1 ’OFF’ y D1, D4 ’ON’, Z2 ’ON ZENER’, se tiene lo
siguiente:

Figura 96: Circuito de carga

Con estas consideraciones se tiene que pata t=0, el voltaje en el pin inversor
del OPAMP es de 0V, y en el pin no inversor 5V fijados por los diodos Z2 y
D4, haciendo que el Amplificador se sature positivamente, ya que se cumple que
V + > V − , teniendo en Vo = VCC provocando que se forme una red RC,tal co-
mo se muestra en la figura 96, que hace que el capacitor tenga carga exponencial

Se tendrá este valor de Vo hasta que el capacitor supere ligeramente el voltaje

de umbral máximo, dado por el pin no inversor del OPAMP, es decir que el
capacitor se cargará hasta 5V.

Tiempo Transiente
   
Vxx − ViC VCC − VD1 − 0
tt = Rx Cx ln = R1 C1 ln
Vxx − VfC VCC − VD1 − (VZ2 + VD4 )
 
15 − 0,7 − 0
tt = (1K) (1µ) ln = 0,43ms
15 − 0,7 − (4,3 + 0,7)

101
Luego de que el capacitor alcanza un voltaje de 5V, por un breve instante
V + < V − saturando negativamente a A1, lo que hace que Vo cambie de VCC a
−VCC , apagando los diodos D1, Z2, D4, y cambiando de estado a D2, D4 ’ON’
y Z1 ’ZENER ON’, teniéndose lo siguiente:

Figura 97: Circuito de descarga

Una vez ocurrido los cambios de estado en los diodos, el voltaje en el pin no
inversor se modifica a -10V, quedando fijo mientras que los diodos Z1 y D3 estén
encendidos, y teniendo en cuenta que en el pin inversor hay un voltaje de 5V,
se sigue cumpliendo la condición de saturación negativa, lo cual produce que el
capacitor se descargue hasta alcanzar el nuevo valor del pin no inversor, y al
igual que la red de carga, para la descarga se forma una nueva red RC, tal como
se muestra en la figura 97

Tiempo de Descarga
   
Vxx − ViC −VCC + VD2 − (VZ2 + VD4 )
td = Rx Cx ln = R2 C1 ln
Vxx − VfC −VCC + VD2 − (−VCC + VD3 + VZ1 )
 
−15 + 0,7 − (4,3 + 0,7)
td = (2K) (1µ) ln = 3,003ms
−15 + 0,7 − (−15 + 4,3 + 0,7)

102
El capacitor luego de alcanzar y sobrepasar ligeramente el valor de voltaje en
el pin no inversor, causa que el valor de Vo cambie de −VCC a VCC , haciendo
que se regrese a los estados anteriores de los diodos, es decir que ahora trabaja
la red de carga, hasta que el capacitor alcance nuevamente el umbral máximo
dado por el voltaje en el pin no inversor, que nuevamente es de 5V y el proceso
se repita nuevamente.

Tiempo de Carga
   
Vxx − ViC VCC − VD1 − (−VCC + VD3 + VZ1 )
tc = Rx Cx ln = R1 C1 ln
Vxx − VfC VCC − VD1 − (VZ2 + VD4 (
 
15 − 0,7 − (−15 + 0,7 + 4,3)
tc = (1K) (1µ) ln = 0,9605ms
15 − 0,7 − (4,3 − 0,7)
Periodo de oscilacion

T = tc + td = 3,003ms + 0,9605ms = 3,9635ms

   
VCC − VD1 − (−VCC + VD3 + VZ1 ) −VCC + VD2 − (VZ2 + VD4 )
T = R1C1ln +R2 C1 ln
VCC − VD1 − (VZ2 + VD4 ) −VCC + VD2 − (−VCC + VD3 + VZ1 )

Literal b:

Figura 98: Forma de onda de voltaje VC

103
 Figura 99: Forma de onda de voltaje Vo

Comprobaciones
Etapa de Carga

VZ2 + VD4 4,3 + 0,7

I4 = = = 5mA
R4 1K
VCC − VZ2 − VD4 15 − 4,3 − 0,7
I3 = = = 10mA
R3 1K
IZ2 = I3 − I4 = 10m − 5m −→ IZ2 = 5mA > 0

Teniendose una corriente a través de los diodos Z2 y D4 mayor a cero, los diodos en-
cienden como ZENER y DIODO respectivamente. De manera similar con D1, el cual
se enciende solamente en el circuito de carga, puesto que la corriente que circula a
través del capacitor es tal que permite la conducción de este elemento

∆V1 = VZ2 + VD4 − VCC = −10V

Siendo el voltaje ∆V1 menor a cero, no es suficiente para encender el diodo D3, por lo
tanto ambos diodos Z1 como D3 están apagados.

Etapa de Desarga
0 − (−VCC + VD3 + VZ1 ) 15 − 4,3 − 0,7
I4 = = = 10mA
R4 1K
VD3 + VZ1 4,3 + 0,7
I3 = = = 5mA
R3 1K
IZ1 = I4 − I3 = 10m − 5m −→ IZ1 = 5mA > 0

Teniendose una corriente a través de los diodos Z1 y D3 mayor a cero, los diodos

104
encienden como ZENER y DIODO respectivamente. Al igual que en el caso de carga,
el diodo D2 se enciende solamente cuando el capacitor se empieza a descargar, puesto
que la corriente que circula a través del capacitor permite la conducción de este diodo

∆V2 = −VCC + VZ1 + VD3 − VCC = −10V

Siendo el voltaje ∆V1 menor a cero, no es suficiente para encender el diodo D4, por lo
tanto ambos diodos Z2 como D4 están apagados.

Simulaciones

Figura 100: Simulación de Voltaje VC

Figura 101: Simulación de Voltaje Vo

105
Cálculo de errores

0,981 − 0,9605
%Etc = (100) = 2,089 %
0,981
3,003 − 3
%Etd = (100) = 0,099 %
3,003

Observaciones
Se debe hacer notar que para la simulación se inicializó al capacitor con una
carga de 1V.
Cabe mencionar que al haber la conmutación de VCC a −VCC y viceversa, en la
figura 101, existe un cierto tiempo, ciertamente muy pequeño, que demora este
cambio.

Conclusiones
Se pudo evidenciar que los errores porcentuales obtenidos fueron muy bajos, por
lo que se puede concluir que lo analizado previamente en la teória se respalda
suficientemente con la simulación realizada.
La razón de inicializar el capacitor con 1V fue para que el OPAMP entre en
oscilación, ya que esto forzo a la saturación del amplificador, dando inicio ası́ a
las oscilaciones.
El tiempo que demora en hacer los cambios el OPAMP idealmente es 0, pero
dado que el modelo de simulación corresponde al uA741, el cual posee una tasa
de respuesta (Slew Rate) de 0,5V /µs es decir 1µs por cada 0.5V, un tiempo muy
pequeño, que apenas es apreciable en la figura 101

106
Problema # 20
Dado el siguiente circuito:

Figura 102: Esquemático del ejercicio

a) Graficar VC vs t
b) Graficar Vo vs t
C) Graficar Vo vs VC

Desarrollo
Literal a:
Se asume que el circuito mostrado se encuentra en histéresis para que pueda oscilar,
partiendo con un Vo = +VCC . Con esta condición se asume D1 y D2 abiertos, obte-
niendo una red de carga para el capacitor:
VCC R VCC
VX = =
2R 2

  !
VCC − Vci VCC − 0
ttransiente = R C ln = R C ln
VCC − Vcf VCC − VCC
2

107
 Figura 103: Esquemático subcircuito 1

 
5−0
ttransiente = (11K) (10µ) ln = 76,246mS
5 − 2,5

Esta condición se cumple hasta que V − = V + = Vfcapacitor = VX , luego de esto el

capacitor empieza a descargarse (los diodos D1 y D2 se encienden), quedando Vo = 0V :
!
0 − VCC
 
0 − Vci 2
td = R C ln = R C ln
0 − Vcf 0 − VCC
3

 
3
td = (1K) (10µ) ln = 4,055mS
2

Esta condición se cumple hasta que V + = V − = Vfcapacitor = VX . Luego de esto el

capacitor se empieza a cargar nuevamente.

Literal b:

El voltaje de salida oscila entre +VCC y 0V , suponiendo que se parte desde +VCC se
puede inferir que la figura que se formará será una especie de onda rectangular.

108
 Figura 104: Esquemático subcircuito 2

Literal c:

Debido a la realimentación positiva se puede inferir que el gráfico debe ser un lazo de
hsitéresis cuyos umbrales vienen dado por el voltaje máximo y mı́nimo del capacitor.

109
Simulaciones
Literal a:

Figura 105: Simulación Vc(t)

Literal b:

Figura 106: Simulación Vo(t)

110
Literal c:

Figura 107: Simulación Vo(V) vs Vc(V)

Cálculo de errores

2,5 − 2,4
%VCmax = 100 = 4 %
2,5
1,90 − 1,67
%VCmin = 100 = 12,1 %
1,90

Conclusión
El error que se produce cuando el voltaje alcanza su voltaje máximo es muy
pequeño por lo que se puede decir que fué correctamente calculado, sin embargo
el error cuando el capacitor alcanza su voltaje mı́nimo es considerable, esto es
debido que cuando el capacitor se descarga, se activan tan el diodo 1 y 2, los
cuales en la simulacion poseen un voltaje de aproximadamente 0.5 voltios, que
influye en el resultado final ya que se trabaja con bajos niveles de voltaje.

111
Problema #21
Dado el siguiente circuito:
a) Grafique Vo , Vo 1, Vc 1 con magnitudes de voltaje y tiempo.
b) Encuentre una expresión para la frecuencia de oscilación en función de Vi .
c) Grafique Ic1 , Ii , además IR6 si Vi = 5VDC
Nota: Demuestre que Q1 trabaja en corte y saturación.

Figura 108: Esquemático del ejercicio

Desarrollo
Asumiendo OPAMP A1 en zona lineal y OPAMP A2 con realimentación positiva, ten-
emos lo siguiente en el transistor:

+ − −
A1 −→ VA1 = VA1 como V+
A1 = 0V entonces VA1 = 0V

−
A2 −→ Vop 2 = +VCC si V+
A2 > VA2

−
Vop 2 = −VCC si V+
A2 < VA2

112
 Figura 109: Esquemático del ejercicio

 
R4 R3R4
Vth = −VCC R3+R4
Rth = R3+R4
 
680 (1300)(680)
Vth = (−15) 1300+680
Rth = 1300+680

Vth = −5,15V Rth = 450Ω

Figura 110: Equivalente Thevenin

Si Vop 2 = +VCC = 15V

Red (1)

Vop 2 − Ib R5 − Vbe − Ie Rth − Vth = 0

113
 Vop 2 − Ib R5 − Vbe − Ib (β1 + 1) Rth − Vth = 0
Vop 2 − Vbe − Vth
Ib =
R5 + Rth (β1 + 1)
15 − 0,7 − (−5,15)
Ib =
5,1K + 0,45K (200 + 1)
Ib = 0,204mA
Ic = β1 Ib = 200 (0,204) = 40,71mA
Ie = (β1 + 1) Ib = (200 + 1) (0,204) = 40,92mA

Como Ib > 0, podemos decir que el transistor Q1 no está en corte.

Red (2)

Vce = −Ic R6 − Ie Rth − Vth

Vce = − (40,71m) (0,1K) − (40,92m) (0,45K) − (−5,15)
Vce = −17,335V
Como Vce < 0, entonces el transistor Q1 está en saturación.

Ie = Ib + Ic (1)
Vop 2 − Ib R5 − 0,7 − Ie Rth − Vth = 0
15 − 5,1Ib − 0,7 − 0,45Ie + 5,15 = 0 (2)
Reemplazando (1) en (2):

19,45 = 5,1 (Ie − Ic) + 0,45Ic

5,55Ie − 5,1Ic = 19,45
5,55Ie − 19,45
Ic = (3)
5,1

114
 Figura 111: Equivalente de Q1 en saturación

Ahora:

0 − Ic R6 − Ie Rth − Vth = 0
−0,1Ic − 0,45Ie = −5,15 (4)
Reemplazamos la ecuación (3) en la ecuación (4):

5,55Ie − 19,45
−0,1 − 0,45Ie = −5,15
5,1
−0,109Ie + 0,381 − 0,45Ie = −5,15
5,531
Ie =
0,559
Ie = 9,89mA
Reemplazamos el valor de Ie en la ecuación (3):

5,55 (9,89) − 19,45

Ic =
5,1
Ic = 6,96mA
Reemplazamos el valor de Ie y Ic en la ecuación (1):

Ib = Ie − Ic
Ib = 9,89 − 6,96
Ib = 2,93mA

+
VA2 = −Ic R6
+
VA2 = − (6,96m) (0,1K)
+
VA2 = −0,696V
+
Si Vop 2 = −VCC = −15V −→ Q1 en corte −→ IR6 = 0A ; VA2 = Vth = −5,15V

115
Conclusión:

Vop 2 = +VCC −→ IR6 = 6,96mA Vop 2 = −VCC −→ IR6 = 0A

+ +
VA2 = −0,696V VA2 = −5,15V

Literal a:
Condición inicial −→ VC1 = 0V , Vo = 0V , Vo = −VC1
− + − +
Como VA2 = Vo = 0V y VA2 < 0 −→ VA2 > VA2 , en este momento
+
Vop 2 = −15V , IR6 = 0A y VA2 = −5,15V

Figura 112: Esquemático de A1 cuando Q1 está en corte

I1+ = I1− = 0A
Vi
Ii = = IC1
R1
El capacitor se carga en forma lineal hasta que Vo = −5,15, Vo 1 = 5,15; en este mo-
+
mento Vop 2 = 15V y VA2 = −0,696V , IR6 = 6,96mA

IC1 = Ii − IR6
Vi
IC1 = − 6,96
R1
Como 0i ≤ 15, entonces IC1 < 0
−
El capacitor se descarga hasta que Vo = −0,696V , Vo 1 = 0,696V ; es decir Vo = VA2 =
+
−0,696, en este momento Vop 2 = −15V , IR6 = 0A y VA2 = −5,15V

Literal b:
C
t=C
IC

116
 Figura 113: Esquemático de A1 cuando Q1 está en saturación

5,15 − 0 0,0024
t1 = (0,1µ) Vi
= [s]
4,7
Vi
5,15 − 0,696 0,0021
td = (0,1µ) Vi
= [s]
− 4,7 + 6,96 32,71 − Vi
5,15 − 0,696 0,0021
tc = (0,1µ) Vi
= [s]
4,7
Vi
0,0021 0,0021 0,0021Vi + 0,0021 (32,71 − Vi )
T = td + tc = + =
32,71 − Vi Vi Vi (32,71 − Vi )
0,0687
T =
Vi (32,71 − Vi )
1 (32,71 − Vi ) Vi
F = = [Hz]
T 0,0687

Literal c:
Si Vi = 5VDC :
t1 = 0,48ms
td = 75,78µs
tc = 0,42ms

117