Documentos de Académico
Documentos de Profesional
Documentos de Cultura
CÓDIGO: 243006_44
Grupo: 243006_44
UNAD- ECBTI
YOPAL – CASANARE
2019
Fase 2 - Presentar solución al problema del amplificador de baja señal con
JFET
Suponga que trabaja para una compañía que diseña, prueba, fabrica y comercializa
instrumentos electrónicos. Su segunda asignación es presentar trabajando en equipo
con cuatro compañeros, una solución llamada amplificador de baja señal con JFET, el
cual permite restaurar señales débiles en los diferentes circuitos de transmisión y
recepción de información las especificaciones dadas para el diseño son las siguientes:
ID= 327uA
VD= 4.6V
VCC= 20V.
De catálogo se tiene que: IDSS puede Variar de 1mA a 100mA… para este diseño se
trabajara IDSS=3mA.
(Segunda Semana).
RTA:
𝑉𝐺𝑆
𝐼𝐷 = −
𝑅𝑆
C.2)
El valor de la resistencia de RG debe ser alto para que el elemento P genere un
campo de saturación pequeño para que circule el voltaje drenaje-surtidor VDS y
segundo para que las señales débiles las cuales necesitan ser amplificadas no
se pierdan o se distorsionen al pasar por el circuito.