Electrónica Fundamental 

INFORME
LABORATORIO 1:

AMPLIFICADORES OPERACIONALES

GRUPO: D10 
Nombre CI email
Santiago Deana 4768598-6 sjdeana@gmail.com
Ricardo Llorente 4.628.961-0 ricardo.llorente.95@gmail.com
Bruno Tais 4.816.913-1 brunocapi@gmail.com
Federico Esteve 4.474.126-6 fedeesteve1985@gmail.com

Instituto de Ingeniería Eléctrica

Facultad de Ingeniería
Universidad de la República
 Resumen

Esta práctica está formada por tres experiencias diferentes con el amplificador
operacional TLC271IP en su modo “high bias” con el objetivo de analizar el
comportamiento real del mismo y compararlo con lo visto en forma teórica.

En la primera parte se implementa un circuito astable de ciclo de trabajo y período

variable,y se estudia la dependencia de estos parámetros con los componentes que
forman el circuito.

En la segunda parte se diseña, implementa y estudia el comportamiento de un circuito

integrador dentro del rango de frecuencias de 10 Hz a 10 kHz y se releva el módulo de
la respuesta en frecuencia y se lo compara con el resultado teórico esperado.

En la tercera parte de la práctica el objetivo es medir experimentalmente el ​CMRR

(Relación de Rechazo al Modo Común) del amplificador operacional. Para lograrlo se
implementó un amplificador diferencial y se realizó el estudio para frecuencias de
trabajo.
  
Introducción 

El objetivo de esta práctica de laboratorio es mostrar algunas de las consideraciones (a

consecuencia de las no-idealidades) que hay que tener presentes para el diseño de
circuitos con amplificadores operacionales.

Se realizan tres circuitos básicos que se describen a continuación y se relevan las

respuestas a las diferentes señales generadas.

El primer circuito es un multivibrador astable. Esta aplicación trabaja en zona de

saturación a ±5V y por lo tanto permite estudiar el comportamiento del amplificador
operacional y las limitaciones que se presentan en este caso.

El segundo circuito fue diseñado para que funcionara como un integrador en un

determinado rango de frecuencias (Ancho de Banda).

El último circuito es un amplificador diferencial diseñado para medir el CMRR del

operacional. La medición del ​CMRR ​de un operacional es importante, ya que ésta es una
no idealidad a tener muy en cuenta cuando nuestro interés es amplificar señales
diferenciales comparables y relativamente altas.

Todo los cálculos previos para lograr la elección de componentes para realizar la
práctica correctamente se encuentran en el Anexo1.

1
​Ver Anexo I
 Diseño de un oscilador astable 

- Descripción de la experiencia

Se diseña un circuito oscilador cuyo ciclo de trabajo se hace variar entre un 20% y un
80%. También se varía su período de 1 ms a 0.01 ms modificando la capacidad del
Condensador.

Para esto se utilizó el siguiente circuito:

Figura 1 - Diagrama y conexiones del circuito Astable implementado

Se aclara que se usó la resistencia variable para poder modificar el ciclo de trabajo del
circuito de una manera cómoda. Además se modificó levemente el diagrama del circuito
con respecto a la letra para facilitar la conexión física de los componentes y la toma de
medidas.
En la siguiente tabla se indica los valores de los componentes utilizados:

Valores Utilizados Teóricos

R1 1kΩ 1kΩ

R2 1kΩ 1kΩ

R3 1,8​k Ω 1820, 5Ω

R4 1,8​k Ω 1820, 5Ω

R (P otenciómetro) preset de 5kΩ preset de 5461, 4Ω

C1 100nF 100nF

C2 1nF 1nF
Tabla 1 - Valores utilizados en la práctica contra los mismos calculados teóricamente.

Nota: Los valores calculados teóricamente se encuentran en el anexo junto con los
cálculos de diseño del astable2. Los valores de los componentes utilizados en la práctica
fueron los más cercanos a los teóricos que se encontraban disponibles en plaza.

- Medidas y valores obtenidos

En esta sección de la práctica, las medidas realizadas fueron a través del osciloscopio
que otorga Analog Discovery 2 y los valores simulados se obtuvieron el con el software
LTSpice.
A la hora de medir voltajes o intervalos de tiempo con el osciloscopio, las escalas
horizontal y vertical utilizadas fueron las que dejan apreciar mejor lo que se va a medir.
Es decir, se utilizó la mínima escala que permite visualizar lo que se va a medir, tanto
horizontal como vertical. Esto nos permite tener menor incertidumbre.
El tipo de trigger utilizado fue el normal ajustando el flanco de forma que la señal se
pueda visualizar de manera estable.

2
​Ver Anexo I
 ● Primer caso período 1ms:

Figura 2 - Vout (naranja) y tensión del capacitor (azul) con Ton 20% visto desde el osciloscopio

Figura 3 - Vout (naranja) y tensión del capacitor (azul) con Ton 80% visto desde el
osciloscopio.

Medidos Simulados Teóricos

Amplitud 4.16 V 4.2V 5V

Período 1.08 ms 1.34ms 1 ms

Δ ​Ciclo de trabajo 26% − 87% 21% − 83% 20% − 80%

Tabla 2 - Valores medidos, simulados y teóricos de amplitud, período y variación del ciclo de
trabajo para astable 1ms.
Como una primera observación, podemos decir que es razonable que los valores medidos sean
distintos a los calculados, ya que existen varias no idealidades que no se tuvieron en cuenta al
diseñar el circuito. Para empezar el operacional no es ideal, factores como el slew-rate y
excursión de salida entran en juego, esto se ve bien reflejado en las figuras 6 y 7, donde se
aprecia que en la onda rectangular no existe un cambio abrupto de voltaje sino una pendiente
muy grande al pasar de un valor a otro.
Por otro lado también el instrumento de medición tiene un cierto margen de error el cual no
asegura la obtención de valores exactos, sino una buena aproximación.

Figura 4 - Tensión entrada no inversora (naranja) e inversora (azul) vista desde el osciloscopio.

En la figura 4 se puede apreciar que cuando la tensión de la entrada inversora iguala a la

no inversora, la última conmuta.

Medidos Simulados Teóricos

Tensión máx / 1.74V / − 2.39V 1.72V / − 2.47V 2.5V / − 2.5V

mín

Tabla 3 - Amplitudes de entrada inversora y no inversora.

 Figura 5 - Tensiones positiva y negativa de un diodo visto en cada uno de los canales.

Diodo 1 Diodo 2

Tensión 683,92 mV 756.68 mV

Tabla 4 - Tensiones de caída de los diodos.

Figura 6 - Subida de Vout.

 Figura 7 - Bajada de Vout.

En la figura 6 y 7 podemos observar la subida y la caída de tensión en la salida a escala

de tiempo más pequeña. Se puede apreciar que la tensión sube y cae con una pendiente
la cual está directamente relacionada con el slew rate del operacional.

Subida Bajada

Tiempo 3.25μs 1.95μs

Tabla 5 - Tiempo subida y bajada astable 1ms.

Tomando valores de la tabla 2 y 5 el tiempo de subida corresponde a un 0.3% del

período y el de bajada a un 0.2%. Por otro lado a escalas temporales pequeñas (Figura 6
y 7) se observa una cierta anomalía en la subida, pero visto a escalas más grandes
(Figuras 2 y 3) desaparece. Por ende se podría despreciar los ya mencionados tiempos.

● Segundo caso periodo 0.01ms:

Medidos Simulados Teóricos

Amplitud 4.18V 4.18V 5V

Período 18.25μs 18.78 μs 0.01ms

Δ ​Ciclo de trabajo 21% − 78% 29% − 82% 20% − 80%

Tabla 6 - Valores medidos, simulados y teóricos de amplitud, período y variación de ciclo de

trabajo para astable 0.01ms.
Nuevamente se observa valores distintos a los calculados, lo cual reafirma lo planteado
en con el astable de 1ms.

Figura 8 - Vout (naranja) y tensión del capacitor (azul) visto desde el osciloscopio.

Subida Bajada

Tiempo 3.53 μs 1.68 μs

Tabla 7 - Tiempo subida y bajada astable 0.01ms.

De la Figura 8 a simple vista se observa que tanto el tiempo de subida como el de bajada
deja de ser despreciables al periodo, esto es debido al slew-rate del operacional.
Afirmando esto último tenemos que el tiempo de subida corresponde a un 19% del
periodo y el de bajada a un 9%, lo cual son altos.
- Interpretación de resultados y conclusiones:

En ambos casos (onda cuadrada 1 ms y 0,01 ms), los resultados obtenidos tuvieron
ciertas diferencias contra lo planteado teóricamente. No obstante dichas diferencias no
fueron muy alejadas de lo esperado. A continuación se detallan algunas de sus causas.

Como ya se mencionó, el slew-rate y la excursión de salida del operacional real no se

tuvieron en cuenta a la hora de diseñar los circuitos. Estos factores tienden a ser más
notorios en la medida que disminuimos el período de trabajo, claro es el ejemplo cuando
se compara los resultados de la onda de período 1ms (figuras 2 y 3), donde se puede
apreciar una onda cuadrada casi perfecta, contra los resultados de la onda de período
0,01ms (figura 8) donde se pierde completamente la forma de onda cuadrada.

A esto último se le suma la no idealidad de los valores de las resistencias, diodos,

condensador y potenciómetro los cuales afectan directamente los valores esperables.

Estas diferencias entre los valores de los componentes utilizados de los calculados
teóricamente, se deben a la no existencia en plaza de los valores calculados, por lo que
se procedió a elegir los valores más aproximados disponibles. Podemos nombrar como
ejemplo el caso del potenciómetro que influyó directamente en la variación del
porcentaje del ciclo de trabajo.

La tensión de offset también tuvo su rol afectando la componente en continua.

En conclusión se puede diseñar un circuito astable que genere una onda cuadrada
teniendo en cuenta las limitantes que presenta el operacional con respecto al slew-rate y
la elección del periodo de oscilación.
 Diseño del circuito integrador 

- Descripción de la experiencia

Se diseña y estudia el comportamiento de un integrador basado en el circuito de la

Figura 9 dentro del rango de frecuencias de 10 Hz a 10 kHz. Se analizará el
funcionamiento del circuito sin R​2​, es decir, el modelo teórico del integrador
considerando al operacional como ideal.

Figura 9 - Diagrama y conexión del circuito integrador implementado

Valores Utilizados Teóricos

R1 10kΩ 10kΩ

R2 1M Ω 1.06M Ω

C 150​nF 150​nF
Tabla 8 - Valores utilizados en la práctica contra los mismos calculados teóricamente.

Nota: Los valores calculados teóricamente se encuentran en el anexo junto con los
cálculos de diseño del integrador3. Los valores de los componentes utilizados en la
práctica fueron los más cercanos a los teóricos que se encontraban disponibles en plaza.

3
​Ver Anexo I
Con estos componentes, el primer polo estaría ubicado en: f 1 = 1.061 Hz con lo cual se
está dentro de lo esperado, es decir, este polo se encuentra aproximadamente una década
por debajo del rango de frecuencias de interés. Además la ganancia a bajas frecuencias
sería 100 V/V lo cual también está dentro de lo esperado.

- Medidas y valores obtenidos

Para recabar los datos necesarios y comprobar el diseño del circuito, se hicieron los
siguientes ensayos:

1. Cálculo de la tensión DC a la salida sin R2 y con R2

2. Análisis en frecuencia del Integrador.

1.a ​Cálculo de la tensión DC a la salida sin R2

Figura 10: Circuito representativo del caso “sin R2” (tensión DC)

De forma experimental, se obtuvo una salida: V out (DC) = 3.9 V saturando.

Esto ocurre debido a que, sin R2 , la ganancia en continua es la del AO.

4
Teóricamente, y con los valores típicos ​del AO ​: A0 = 23 V /mV y V of f _typ = 1.1mV
por lo tanto V out (DC) = Ao. V of f _typ = 25.3V .

Este resultado supera ampliamente el rango de voltaje de salida del operacional, lo que
explica la saturación.

4
Valores obtenidos de hoja de datos del amplificador TLC271IP
1.a ​Cálculo teórico de la tensión DC a la salida con R2

Figura 11:Circuito representativo del caso “con R2” (tensión DC)

Teóricamente la salida debido a las corrientes y tensión de offset para el peor caso es:

(
V out = 1 +
R2
R1 ) .V of f + R2 (I bias + I of f /2)

Para los valores máximos:

5
Con los valores de los componentes utilizados y los datos del A.O. , tomando
V of f _max = 10mV , I bias = 60pA y I of f _max / 2 = 30pA obtenemos:

V out (DC) = 1.01 V .

Para los valores típicos:

V of f _typ = 1, 1 mV , I bias = 0.6 pA y I of f _max / 2 = 0.05pA obteniendo:

V out (DC) = 0.11 V .

Para este caso, de forma experimental se obtuvo: V out (DC) variando de 150 a 456 mv.
Esta variación de la tensión DC a la salida se produjo según el uso del circuito, lo cual
se entiende debido al aumento de la temperatura del mismo.

Por otro lado, la disminución con respecto al caso anterior se debe a que la
realimentación por R​2 hace que la ganancia corresponda a la configuración de un
circuito no inversor, (1 + ) ≈ 100 la cual es mucho menor que la del amplificador
R2
R1
operacional 23V/mV.

R2 = ∞ R2 = 10kΩ Valor teórico (máx)

Vout(DC)
3.9 V satura (150 − 456) mV 1.01 V
(V)
Tabla 9 - Voltaje de DC circuito Integrador.

5
Valores obtenidos de hoja de datos del amplificador TLC271IP
Con esto vemos que la tensión DC a la salida está dentro de los valores esperados, ya
que el valor absoluto no supera el peor caso.
Adicionalmente se midieron una serie de valores para tensión DC con el fin de
R
comprobar la relación de R2
1

V i (mV ) 0 2 10 20 30 40 50 51 51.5

V 0 (V ) 0.456 0.262 -0.534 -1.53 -2.53 -3.83 -4.83 -4.87 -4.94

R
Tabla 10 - Tensión DC para relación de R2
1

Se puede observar que la relación esperada entre V 0 /V i no es de 100 v/v

Se puede ver que para una tensión de entrada de 40 mV la tesìon de salida es de -3.83 V
con lo cual la ganancia sería de V 0 /V i = 95,7

2.​ Análisis del Integrador en frecuencia

Se genera en ​Waveforms varias señales senoidales de diferentes amplitudes y de varias

frecuencias y se procede a medir con el osciloscopio. Los valores simulados se
obtuvieron con el software LTSpice y los teóricos usando el modelo de primer orden del
AO tal como se describe en el anexo6.

Ganancia Ganancia
Frecuencia Entrada Salida Ganancia Ganancia
Teórica Simulada
(Hz) (V) (V) (V/V) (dB)
(dB) (dB)
10 100 m 1.035 10.35 20.29 20.46 20.47
30 100 m 355.6m 3.556 11.01 10.96 11.05
100 100 m 108.9m 1.089 0.74 0.51 0.51
300 100 m 36.90m 0.369 -8.65 -9.03 -8.94
1k 100 m 11.35m 0.114 -18.9 -19.48 -19.48
3k 2 74.20m 0.037 -28.61 -29.03 -28.94
10k 2 23.50m 0.012 -38.59 -39.48 -39.46
30k 5 19.80m 0.0040 -48.04 -49.03 -48.75
100k 5 8.30m 0.0017 -55.59 -59.49 -57.52
200k 5 8.16 m 0.0016 -55.90 -65.54 -59.41
300k 5 12.28m 0.0024 -52.20 -69.10 -58.63
1M 5 96.07m 0.0192 -34.42 -101.36 -40.28
10M 5 102.70m 0.0210 -33.7 -112.84 -41.87
Tabla 11 - Valores relevados, simulados y teóricos de la ganancia.

6
​Ver Anexo I
 Figura 12 - Diagramas de Bode del módulo de las ganancias medidas, simuladas y teóricas

En el gráfico de la Figura 12, se representa la ganancia obtenida a la salida del

integrador para distintas frecuencias, conjuntamente con los valores obtenidos al
simular el circuito en el software Spice y el modelo teórico. (Se adjunta en anexo una
imagen más clara de esta gráfica7)

- Interpretación de resultados :

Dentro del rango de frecuencias comprendido entre 10​Hz y 10​kHz,​ el circuito se

comporta como integrador de acuerdo a lo esperado.

Para frecuencias superiores a las del estudio, el comportamiento del circuito no

concuerda con el modelo de segundo orden propuesto, sino que evidencia la presencia
de un cero doble que provoca que la ganancia aumente y parezca que se hace constante
para frecuencias superiores.

La razón de este comportamiento se debe a que en los cálculos realizados no se tomó en

consideración la resistencia de salida del amplificador operacional, por considerarla
muy pequeña en comparación con los demás componentes del circuito, es esta
resistencia de salida la que introduce un cero doble a alta frecuencia. El valor estimado
de ese cero es 250​kHz.​

7
​Ver Anexo II
-Conclusiones:

El circuito integrador se comporta como tal en un determinado rango de frecuencias

(Ancho de Banda), fuera de él comienzan a influir las no idealidades del amplificador
operacional y del resto de los componentes del circuito. Por lo tanto puede
implementarse un circuito integrador sin problemas, teniendo en cuenta ciertas
precauciones:

● Se debe trabajar lejos de los polos impuestos por los componentes y el propio
amplificador operacional (es coherente considerar el rango de integración una
década por encima del menor polo y algunas décadas por debajo del polo superior).
● Realimentando negativamente el circuito con una R​2 adecuada se logra que el
amplificador no sature a causa del voltaje de offset y las corrientes de polarización.
● Habría que investigar la opcion de agregar una resistencia en la entrada no
inversora del amplificador de valor R=R​2​//R​1​, esperando que esto disminuya los
efectos causados por la tensión DC a la salida, esto es según lo visto en los análisis
teóricos del curso.

 
 
 
 
 
 
 
 
 
 
 
 
 
Relación de rechazo al modo común 

- Descripción de la experiencia

En esta parte se buscó igualar el ​CMRR ​del amplificador diferencial con el del
amplificador operacional.
Como lo demostrado en el preinforme anexado, para que el CMRR del operacional sea
igual al del amplificador diferencial las resistencias deben cumplir la siguiente relación:
R3 R4
R1
= R2
Para lograr esto, conectamos las resistencias formado un puente Wheatstone como el de
la figura:

Figura 13 - Puente de Wheatstone

Se ajustó el preset de manera que el voltaje medido sea cero (“equilibrando el puente”),
de esta forma, según lo probado en los cálculos del anexo8, nos aseguramos que se
cumpla la relación anterior. Se utilizó para este procedimiento un multímetro digital
DT830B.
La alimentación de este circuito debe de ser la mayor posible para que sea más exacta la
medición del voltaje de interés y así lograr un mayor apareo entre las resistencias.

Figura 14- Diagrama y conexión del circuito utilizado para medir el CMRR a partir del
puente equilibrado mencionado anteriormente.

8
​Ver Anexo I
- Medidas y valores obtenidos

Se implementarán los siguientes circuitos para realizar las medidas correspondientes:

Modo Diferencial
Modo Común

Figura 15 - Circuito 1 Figura 16 - Circuito 2

En el circuito 1 medimos la salida del amplificador al ingresar una entrada conocida en

modo común, de esta manera obtenemos ​ACT​ ​ a diferentes frecuencias.

​ , esta
En el circuito 2 de manera similar y para la frecuencia de 10kHz obtenemos ​ADT
vez con una entrada diferencial conocida..

Como el ​CMRR d​ el operacional es igual al del circuito, se calculó como el cociente

entre ​A​DT (Ganancia Diferencial Total) y ​A​CT (Ganancia
​ en Modo Común Total) como
indican las tablas.
Modo Común
Frecuencia Entrad Salida Ganancia Ganancia(dB)
(Hz) a (V) (V) (V/V) Medida
100 5,00 824 m 0,165 -15,66
10K 5,00 552 m 0,11 -19.14
Tabla 13 - Valores tomados para la Ganancia en Modo común

Modo Diferencial
Frecuencia Entrad Salida Ganancia Ganancia(dB)
(Hz) a (V) (V) (V/V) Medida
100 ** ** 1000 60
10K 10m 1,86 186 45.43
Tabla 14 - Valores tomados para la Ganancia en Modo diferencial

Frecuencia (Hz) 100 10k

CMRR (dB) Medido 75.65 64.56
Tabla 15 - Valores resultantes de CMRR a partir de los valores medidos de ganancias.
- Interpretación de resultados y conclusiones:

● Según los cálculos hechos antes de realizar la práctica9, podemos considerar la

R
ganancia diferencial como constante de valor R3 = 1000 , para frecuencias menores
1

a 2.197kHz (frecuencia de corte de “3db” de nuestro circuito implementado) en

nuestro caso ​100 Hz​. A su vez se puede apreciar que esta ganancia (​Adt​ )​ disminuye
mucho más “fuertemente” que la ganancia modo común ( ​Act​ )​ al aumentar la
frecuencia. No obstante podemos ver que el CMRR disminuye al aumentar la
frecuencia concordando con los conocimientos teóricos dados en el teórico,
puntualmente se puede destacar que el CMRR decae 10 dB al transcurrir media
década.
● Se puede corroborar que a bajas frecuencias el valor de CMRR a 100 Hz es acorde
con lo especificado en la hoja de datos del TLC271IP10, la cual indica 80 dB de
valor típico de CMRR y un mínimo de 65 ​dB​.

9
​VerAnexo I
10
Valores obtenidos de hoja de datos del amplificador TLC271IP
Anexo I
AnexoII